5月15日消息，據科技媒體Trendforce報道，三星電子正在積極開發面向智能手機和平板電腦等移動設備的下一代HBM（高帶寬內存）封裝技術，旨在為移動端AI應用提供強大的算力支撐。該技術名為"多層堆疊FOWLP"，被視為三星此前VCS（垂直銅柱堆疊）技術的重大升級，有望將移動內存帶寬提升15%至30%。
隨著設備端AI功能的快速普及，移動設備對內存帶寬的需求持續攀升。然而，與服務器級HBM不同，移動設備在尺寸、厚度、功耗和發熱量方面面臨著更為嚴格的限制。
報告指出，傳統的移動內存（LPDDR）封裝仍然依賴于銅線鍵合技術，但該技術僅限于大約128到256個I/O端子，同時還存在信號損耗較高、散熱和電源效率較低等問題，已難以滿足日益增長的AI算力需求。
為突破上述瓶頸，三星此前已推出VCS技術，將DRAM芯片排列成階梯狀堆疊結構并通過銅柱連接。而此次最新公布的"多層堆疊FOWLP"技術，則在此基礎上實現了關鍵突破。
據報告，三星已將VCS封裝中使用的銅柱縱橫比從3-5:1大幅提高到15-20:1，從而顯著提升了帶寬。然而，厚度小于10微米的超細銅柱更容易彎曲和斷裂，成為技術落地的一大挑戰。
對此，三星創新性地將超高縱橫比銅柱設計與扇出型晶圓級封裝（FOWLP）工藝相結合。FOWLP工藝可對芯片進行模壓成型，并將布線向外延伸，從而為超細銅柱提供有效支撐，解決了其機械強度不足的問題。這意味著，未來搭載該技術的移動芯片將能夠以更低的功耗、更小的體積，提供接近服務器級HBM的數據傳輸能力，為端側AI大模型運行提供堅實的內存基礎。
報道稱，目前，這項技術仍處于研發階段，量產和商業化的具體時間表尚不明確。不過，業內人士推測，該技術最早可能在Exynos 2800或Exynos 2900的后續版本中得到應用。
