3 月 22 日消息，據(jù)韓媒《朝鮮日報》，SK 海力士正考慮在其 HBM4E 中為承擔核心處理功能的“邏輯芯片”引入臺積電 3nm 工藝，從而進一步獲取性能優(yōu)勢。
業(yè)內(nèi)消息人士 3 月 20 日透露，SK 海力士計劃在 HBM4E 的“核心芯片”（即堆疊的 DRAM）上使用 10nm 級第 6 代（1c）DRAM 工藝，而邏輯芯片則采用臺積電的 3nm 工藝。
相比之下，今年 SK 海力士向英偉達供應的 HBM4 采用了 10nm 級第 5 代（1b）DRAM 核心芯片，邏輯芯片則使用臺積電 12nm 工藝；而三星電子的 HBM4 則采用了 10nm 級第 6 代（1c）DRAM 工藝的核心芯片及 4nm 的邏輯芯片。
盡管 SK 海力士是目前英偉達最大的 HBM4 供應商，但據(jù)稱其在性能評估方面卻收到了落后于三星的評價。如IT之家前文所述，三星在 HBM4 上應用了比 SK 海力士更先進的工藝，所以性能領先也在情理之中。
SK 海力士此番在 HBM4E 的邏輯芯片上引入 3nm 工藝，顯然是意在扭轉(zhuǎn)這一局面。如果說 HBM4 更側(cè)重于通過成熟工藝保障穩(wěn)定性，那么 HBM4E 則旨在實現(xiàn)性能領先，確立技術優(yōu)勢。
▲ 圖源：trendforce
報道指出，隨著可根據(jù)客戶需求定制邏輯芯片的“定制化 HBM”市場從 HBM4E 開始逐漸擴大，各類晶圓代工工藝都有可能被采用。HBM4E 將應用于英偉達下一代 AI 芯片的頂級版本“Vera Rubin Ultra”。SK 海力士計劃向英偉達等主要客戶供應性能最高的產(chǎn)品。
一位半導體行業(yè)內(nèi)部人士表示：“對于定制化 HBM4E，邏輯芯片是根據(jù)客戶規(guī)格制造的，因此 3nm 和 12nm 等工藝都在考慮之中。但預計 3nm 工藝將是供應給市場的大部分 HBM4E 邏輯芯片的主要選擇。”
與此同時，AMD 和谷歌也已宣布計劃在各自的下一代 AI 芯片中采用 HBM4E，競爭日趨激烈。另一位業(yè)內(nèi)人士指出：“三星通過在英偉達年度 GTC 2026 開發(fā)者大會上展示 HBM4E，表明了其搶占下一代市場的意圖。SK 海力士似乎在謀劃要在下一代 HBM 的性能上也占據(jù)主導地位。”
