盡管大多數關于芯片制造的討論都集中在行業的前沿和極快且復雜的方面，但現在，對“傳統”工藝技術的需求比以往任何時候都高，而且數量也比最新和最好的要大得多。這些傳統工藝構成了大多數現代電子產品的支柱，因此能夠以更低的成本/功耗提供同等技術對于制造商和芯片設計人員來說通常是雙贏的。

　　為此，三星宣布推出新的 17 納米工藝節點，專為仍在使用平面 28 納米工藝但希望利用 14 納米 FinFET 技術的客戶而設計。

　　在現代處理器設計中，制造工藝節點帶有一組設計規則。要在該節點上設計芯片，它必須遵循這些設計規則。通常這些規則會有絕對的最壞情況限制，但如果芯片設計人員可以利用這些限制來優化他們的產品，那么熟悉什么可以做或不可以做是有好處的。

　　因此，像三星 28 納米這樣使用平面晶體管的工藝，將有一套不同于三星使用 3D FinFET 晶體管的 14 納米的設計規則。設計規則還考慮了將電源放置在何處、連接性、從晶體管到用于封裝的接觸焊盤的金屬堆疊。

　　在制造方面，從高層次上講，有兩三個主要部分需要考慮。生產線前端 （FEOL） 是電路制造、設計晶體管的起點。當我們談論前沿技術時，它是內在應用的 FEOL 部分，因為我們需要越來越好的工具來在硅中制造越來越小的細節，以獲得最好的晶體管。一旦 FEOL 用晶體管完成了許多層，晶圓就會移動到線路后端 （BEOL） 以用于其余電路——BEOL 負責放置連接線層、電源層和所有輔助連接。BEOL 之后，芯片將進行測試、切割（劃片）和封裝。

　　有時，術語中間線或中間線末端 （MEOL） 用于具有專為多芯片堆疊設計的硅通孔 （TSV） 的芯片。

　　在整體層面上，任何工藝節點（例如 28nm）的 FEOL 和 BEOL 都有針對這兩個細分市場的 28nm 版本設計規則。有時，制造商會將 FEOL 上的一套設計規則與 BEOL 上的另一套設計規則結合起來，以生產具有兩者的某些功能的新產品線。這就是三星在三星代工論壇宣布的新 17nm / 17LPV（低功耗值）工藝正在做的事情。

　　17LPV 將結合 14nm FEOL，有效地將 14nm FinFET 晶體管與 28nm BEOL 進行連接。這意味著客戶可以以額外的成本獲得 FinFET 設計的性能/功率優勢，而無需支付更高密度的 BEOL 的額外成本。最終，芯片尺寸可能仍由較大的節點 BEOL 決定，但似乎需要較低功率的晶體管。

　　三星聲稱，與傳統的 28 納米工藝相比，17LPV 的芯片面積將減少 43% 以上，性能提高 39%，或功率效率提高 49%。

　　17LPV 的第一個應用將是相機圖像信號處理器，作為三星 CMOS 圖像傳感器產品組合的一部分。這些芯片不一定需要密度，這使得 17LPV 非常適合，但優化的功率和成本將使涉及堆疊的專業技術受益。

　　除此之外，三星正在將 17LPV 集成到其高壓產品中，針對需要后端高壓支持并結合邏輯改進的 DDIC/顯示驅動器。

　　除了 17LPV，三星代工廠正在創造 14LPU（我們認為這仍然是 28nm BEOL + 14nm FEOL）或 Low Power Ultimate，用于嵌入式 MRAM 和微控制器。

　　這個新節點的確切時間尺度目前尚未披露，盡管三星代工廠的代表在為這些市場開發新的專業工藝解決方案時稱該節點是公司內部“范式轉變”的一部分。