6月10日消息，在2nm及以下的先進工藝的競爭中，日本除了Rapidus公司依靠IBM技術之外還有多家機構在自研技術，東京科技大學日前就實現了GAA晶體管工藝中的一次重要突破。

大家都知道芯片工藝進入2nm節點之后，目前在用的FinFET晶體管結構也要轉向GAA環繞柵極晶體管以進一步縮小體積，提升密度，但GAA面臨的技術挑戰也很多，整體的EOT尺寸在1.4nm就會遇到瓶頸，SiO2二氧化硅的絕緣層厚度也就到0.8nm。

東京科技大學電氣電子系的教授星井拓也及多家技術團隊這次的突破就在于將絕緣層厚度進一步縮小到了0.2nm，相當于1個原子層的厚度，讓GAA晶體管密度進一步提升。

根據IRDS的路線圖，2nm以下的工藝整體的EOT尺寸需要縮小到了0.9nm，當前的技術也就做到了1.4nm，因此這次厚度縮減到0.2nm也是一個重要突破。

他們的技術也不止于縮減厚度，另一個突破還跟閾值電壓有關，使用了一種新的材料作為偶極層，可以更精確地調節電壓，調節范圍更大，波動更小，可以精準適配性能核、能效核的需要。

他們的研究成果已經入選了2026年的VLSI Symposium國際會議，會在6月14日到18日的會議上公布更多詳情。

當然，這種技術什么時候能真正用于商業生產才是關鍵，東京科技大學的文章中說了已經進行了試點，他們開發的材料和工藝可與在當前的300mm晶圓生產兼容。