5月19日消息，據路透社報道，比利時微電子研究中心（imec）將于當地時間20日在比利時安特衛普召開年度季度論壇，在此之前，imec首席執行官 Luc Van den Hove 近日通過一份聲明呼吁半導體行業采用三維可重構 AI 芯片，以應對快速變化的 AI 軟件。

Van den Hove 在聲明中表示，AI 算法開發的速度比當前開發專用 ASIC 以解決 AI 數據流和計算中的特定瓶頸的策略要快。比如，專用集成電路可能需要一兩年的時間來開發，并需要六個月的時間在晶圓廠進行制造。

“資產擱淺存在巨大的固有風險，因為當 AI 硬件最終準備就緒時，快速發展的 AI 軟件社區可能已經發生了不同的轉變，” Van den Hove 說到。

因此，Van den Hove 提議業界轉向三維、可編程的 AI 計算處理單元陣列。

目前英偉達是全球最大 AI 芯片供應商，其提供的面向AI的GPU，具有足夠的通用性，可以解決已開發的多種類型的 AI 算法。它還通過其強大的CUDA 并行計算平臺和編程模型建立起了牢固的護城河。但是，英偉達的 GPU 也不是特定算法最節能的解決方案。因此，超大規模企業和其他人一直在尋求開發 ASIC 加速器，以解決數據中心中的特定工作負載集。

Van den Hove 說，雖然大公司可能能夠負擔得起，但對大多數公司來說，并不經濟，且具有風險。

隨著 AI 的前線從 LLM 轉向多模式代理 AI，算法變革的步伐甚至可能正在加快。Van den Hove 提議，未來的 AI 芯片將多種 AI 計算樣式構建塊處理元件分組，即所謂的超級單元。然后，可編程的片上網絡將能夠鏈接和編程資源，以動態地滿足算法要求。該方法將利用 3D 堆疊和其他先進的封裝方法。

路透社所描述的內容聽起來讓人想起現場可編程門陣列（FPGA），但在更高的抽象級別上，可能以豐富多樣的內存計算處理元素作為陣列中的構建塊。

雖然這種方法似乎有道理，但應該注意的是，如果 AI 算法需求始終偏離組件超級單元中支持的某些計算樣式，那么“AI 的 FPGA”將包含冗余芯片，并成為一種昂貴但節能且高性能的解決方案。平衡性能、功耗和面積 （PPA） 是芯片設計人員面臨的持續挑戰。傳統上，選擇 FPGA 是為了縮短上市時間，但體積更大，成本更高。

近幾十年來，imec 一直是世界領先的半導體研究中心，并與領先公司合作開展競爭前項目。這使得imec能夠提出和評估現在在前沿采用的許多技術。這些包括 FinFET、全能柵極晶體管、背面配電、小芯片。