在2026年IEEE / JSAP超大規模集成電路技術與電路研討會上，作為全球領先的先進半導體技術研究與創新中心，imec展示了鐵電存儲器研究的兩項進展，重點將鐵電電容器和鐵電場效應晶體管作為新興候選材料，以實現低壓工作和高密度集成。

隨著人工智能工作負載對內存系統施加前所未有的壓力，鐵電存儲器正受到越來越多的關注，要求以可持續的成本提供更大容量、更高帶寬和更優的能效。隨著傳統存儲技術如DRAM和SRAM變得難以擴展，鐵電方法正成為有前景的候選者，因為它們可以將低壓操作與實現更密集三維集成的路徑結合起來。在這樣的背景下，imec推出了兩項互補的進展：低壓鐵電電容，有望支持未來類似DRAM的內存，以及垂直堆疊的FeFET，這些預示著下一代AI系統實現緊湊、高密度的內存架構。

鐵電電容器通過鐵電層縮放實現低電壓（~1.3 V）工作，同時保持高殘余極化（>40 μC/cm2）和耐久性（≥1013周期），這些是類DRAM存儲應用的關鍵要求。在另一項演示中，imec邁出了高密度三維鐵電存儲器，采用垂直堆疊的基于IGZO的鐵電場效應晶體管（FeFET）。該研究首次功能性演示了五字垂直FeFET存儲單元堆疊，通過將設備疊加以提高存儲密度。通過引入帶有后門的雙門配置，imec提升了擦除效率，這是FeFET技術面臨的關鍵挑戰。這一架構創新凸顯了基于氧化物半導體的FeFET（場效應場效應晶體）在未來高密度存儲應用中的潛力。

正是 imec 的多學科方法，通過共享材料、集成策略和實現可擴展三維鐵電存儲的共同愿景，將所展示的設備概念匯聚在一起。這兩種方法都依賴于類似的鐵電材料堆棧，從界面工程和電容器縮放中獲得的見解直接應用于FeFET器件的優化。同時，FeFET堆疊中展示的先進三維集成技術為實現高密度三維鐵電電容器陣列提供了路徑。這兩種存儲構件——鐵電電容和FeECT——各具優勢，彼此的洞見指導對方的進一步優化。

這些進展正值半導體行業的關鍵時刻。隨著DRAM和SRAM等內存技術接近擴展極限，AI驅動的工作負載需要指數級更大的內存容量，新的內存概念需求日益迫切。鐵電電容器的低壓工作已證實支持節能存儲概念，而垂直堆疊的FeFET則為適合嵌入式和下一代計算架構的緊湊高密度存儲打開了大門。這些創新共同為未來數據中心系統的性能和成本挑戰提供了互補的途徑。

imec項目總監Attilio Belmonte表示：“這項工作展示了imec從材料科學到先進三維集成的多學科專業知識，使我們能夠應對內存技術中一些最緊迫的挑戰。”imec項目總監Maarten Rosmeulen繼續說：“我們正在探索多條路徑，以實現實現AI和數據密集型應用的快速增長所需的內存解決方案。”

展望未來，imec將繼續完善這兩種器件概念，同時解決FeFET的耐久性和擦除性能，以及鐵電電容器的進一步電壓尺度和可靠性優化等挑戰。未來工作將聚焦于系統層面的技術評估、全集成三維存儲架構的開發，以及優化關鍵性能指標，使這些概念更接近實際應用。雖然仍處于研究階段，這些結果標志著下一代存儲技術的重要一步，有望重新定義人工智能時代數據的存儲和訪問方式。