6月17日消息，在本周舉行的2026年IEEE/JSAP超大規(guī)模集成電路（VLSI）技術(shù)與電路研討會上，imec攜手光刻解決方案大廠ASML與晶圓代工大廠臺積電，共同發(fā)布了一套創(chuàng)新、穩(wěn)健且可擴充的12英寸晶圓整合技術(shù)路徑，用于基于2D材料的n型與p型場效晶體管（FET）。

這是首次展示搭配50nm柵極間距（CPP）的微型化nFET（采用二硫化鉬作為信道材料）與pFET（二硫化鎢或二硒化鎢），并且取得良好的電流-電壓特性。這些成果象征著2D材料晶體管從實驗室邁向晶圓廠的關(guān)鍵進展，預(yù)期用于超高度微縮化的邏輯元件，以及后段制程和晶背應(yīng)用。

△ASML、臺積電與imec攜手實現(xiàn)12英寸晶圓整合創(chuàng)新，三方共同推進2D材料晶體管開發(fā)。圖片來源：imec

2D過渡金屬二硫族化物（即TMD，例如二硫化鉬、二硫化鎢與二硒化鎢）有望延伸并擴展邏輯微縮技術(shù)的發(fā)展藍(lán)圖。當(dāng)這些材料取代硅材，并作為原子級超薄傳導(dǎo)信道進行元件整合時，能夠制出具備高性能的微縮化晶體管，對高度微縮的邏輯元件、后段制程與晶背應(yīng)用來說具備發(fā)展?jié)撡|(zhì)。其潛質(zhì)歸功于這些材料的良好靜電信道控制能力，同時維持容許范圍內(nèi)的載子遷移率，甚至實現(xiàn)高度微縮的閘極與信道長度。然而，這些材料在導(dǎo)入產(chǎn)業(yè)時一直面臨阻礙，原因在于缺乏一套12英寸晶圓整合技術(shù)途徑，該途徑需要在與產(chǎn)業(yè)接軌的元件尺寸下，制造過渡金屬二硫族化物（TMD）nFET與pFET，同時還要比照在實驗室環(huán)境下持續(xù)累積大量的測試結(jié)果，維持一定的性能表現(xiàn)。

ASML、臺積電與imec發(fā)表的這套可擴充且與后段制程兼容的12英寸晶圓整合方法，用于基于過渡金屬二硫族化物（TMD）的nFET與pFET元件，其成果分為三點：

（1）世界首創(chuàng)達(dá)到50nm柵極間距（CPP）的微縮化nFET與pFET；

（2）這兩種晶體管的極性在柵極電壓為零（Vg=0V）時，展現(xiàn)極低的關(guān)閉電流（Ioff）；

（3）搭配二硒化鎢信道的pFET性能表現(xiàn)已接近創(chuàng)下紀(jì)錄的實驗室元件水準(zhǔn)。這套類似于CMOS的整合方法—在單片12寸晶圓上整合nFET與pFET，達(dá)到高達(dá)94%的可操作晶體管（即Imax/Imin >105），成功驗證其穩(wěn)健性與穩(wěn)定度。此次提出的制程流程可用于二硫化鉬、二硫化鎢和二硒化鎢以外的2D信道材料。

imec運算暨內(nèi)存元件技術(shù)研發(fā)VP Gouri Sankar Kar表示，基于2D過渡金屬二硫族化物（TMD）材料的晶體管一般是針對短信道進行最佳化。不過為了盡可能降低接觸電阻，他們通常具備較大的接點面積，因而阻礙微縮發(fā)展。這次首次實現(xiàn)了50nm的柵極間距（CPP），該數(shù)值由柵極長度和源極／汲極接點長度而定；而此次成果也不影響2D材料nFET與pFET的性能。透過與ASML密切合作，采用經(jīng)過最佳化的單次圖形化EUV微影技術(shù)是實現(xiàn)這次微縮化柵極間距（CPP）的成功關(guān)鍵。

臺積電副總暨首席技術(shù)官曹敏表示，這項研究合作為推進半導(dǎo)體創(chuàng)新發(fā)展提供重要動力，聚焦為“從實驗室邁向晶圓廠”的技術(shù)轉(zhuǎn)變降低風(fēng)險和加速進展，確保開創(chuàng)性發(fā)現(xiàn)—特別是創(chuàng)新的信道材料，能夠快速有效地整合到先進制造，最終提供頂尖的解決方案。