5 月 8 日消息，科技媒體 Wccftech 昨日（5 月 7 日）發布博文，報道稱為突破 10nm 以下制程微縮瓶頸，三星與 SK 海力士兩大巨頭正研發下一代 DRAM 制造工藝，爭奪行業主導權。
援引博文介紹，不同于處理器，DRAM 內存芯片必須依靠電容器存儲數據。隨著制程節點不斷縮?。ㄈ?10nm 以下的 1c 節點），電容器的尺寸難以繼續縮減，晶體管間距縮小也增加了短路風險。
為了讓密度進一步提升，行業正轉向 3D DRAM，將傳統 2D 平面排列的 DRAM 單元改為垂直或立體堆疊架構的內存技術。其原理類似 3D NAND 閃存，通過改變晶體管排列方向（如水平放置）或垂直堆疊，在縮小制程時保持電容器容量。
不過在技術實現方面，三星和 SK 海力士已分化出不同發展路線。
三星方面計劃推廣 GAAFET 工藝。在處理器制造中，GAAFET 通過柵極包裹溝道來提升電流控制力；但在 DRAM 中，三星必須將 GAAFET 晶體管與電容器整合在同一單元內。為此，三星考慮借鑒 NAND 閃存的設計，把負責讀寫操作的控制電路置于存儲陣列下方。
而 SK 海力士選擇了 4F2 架構。該方案將晶體管垂直堆疊，同樣用柵極材料包裹晶體管，而接收電容數據的組件則置于晶體管柱下方。這種結構與 GAAFET 有相似之處，但空間布局邏輯截然不同。
該媒體指出兩大巨頭路線分化，核心目標一致：率先實現技術量產，推動自家方案成為下一代 DRAM 的行業標準。誰能率先跑通工藝并提升良率，誰就能在 AI 時代的內存市場占據主導。
TSMC 2nm 芯片示意圖
本站內容除特別聲明的原創文章之外，轉載內容只為傳遞更多信息，并不代表本網站贊同其觀點。轉載的所有的文章、圖片、音/視頻文件等資料的版權歸版權所有權人所有。本站采用的非本站原創文章及圖片等內容無法一一聯系確認版權者。如涉及作品內容、版權和其它問題，請及時通過電子郵件或電話通知我們，以便迅速采取適當措施，避免給雙方造成不必要的經濟損失。聯系電話：010-82306118；郵箱：aet@chinaaet.com。