近日，在IEEE 2026電子元件與技術會議（ECTC）上，英特爾晶圓代工部門詳細展示了其下一代先進封裝技術——EMIB-T（嵌入式多芯片互連橋接-硅通孔技術）。這項技術在EMIB（嵌入式多芯片互連橋接）的基礎上，通過引入硅通孔（TSV）實現了垂直供電，從而突破了傳統封裝的功率傳輸瓶頸。英特爾指出，此技術將為數據中心領域帶來巨大優勢，并有望解決目前業界封裝技術面臨的短缺與極限，展現出比臺積電CoWoS封裝技術更大的靈活性、更小的體積與更低的制造風險。
EMIB-M與EMIB-T
英特爾表示，EMIB技術的基本目標在于提供高速且具成本效益的互連，將多個小芯片（Chiplet）橋接在一起。目前的EMIB技術主要分為EMIB-M與EMIB-T兩種。
其中，EMIB-M可以理解為一個專注于“高效互聯”的橋接。它的橋體內部集成了名為MIM（金屬-絕緣體-金屬）的特殊電容器。這些電容器像一個個微型的“電力穩壓器”，能有效濾除電流中的噪聲，確保芯片在高速運轉時獲得穩定、純凈的電力供應和更低的泄漏。雖然這種電容器成本稍高，但勝在性能穩定且漏電少。EMIB-M的構建過程涉及通過小芯片創建高密度3D結構，小芯片通過EMIB-M橋接連接，提供高帶寬互連，而芯片的供電則繞行橋接之外獨立布置，確保電力傳輸不受干擾。這種方案自2017年起已實現大規模量產，技術成熟度得到驗證。
EMIB-T則是在EMIB-M的基礎上進行了一次重要升級——在橋體中加入了TSV（硅通孔）技術。TSV就像在橋體中打通了多條垂直的“電力通道”，讓電流可以直接穿過網橋，以更短的路徑為上方堆疊的芯片供電，大幅提升供電效率。同時，它也為不同來源、不同工藝的IP模塊集成提供了更大的靈活性，簡化了供應鏈和封裝流程。這種結合了2.5D微細間距互連密度與TSV垂直擴展優勢的構架，是專為滿足高性能AI芯片的嚴苛要求所設計。
EMIB-T技術的最新進展
在大會中，英特爾與合作伙伴展示了EMIB-T平臺的幾項卓越能力：
1.第一層互連（FLI，離芯片最近的互連層）凸點間距縮小至25微米，并將封裝尺寸擴展至120×120毫米以上，從而能夠在單個封裝上容納超過9倍光罩面積的計算與存儲芯片。
2.支持12 Gb/s 以上的HBM4E內存：
EMIB-T構架具備大量金屬層與先進的整合供電設計，能滿足尖端HBM4E嚴苛的頻寬與電源傳輸需求。經信號與電源完整性優化后，確認可穩定支持高達12 Gb/s 以上的高速運作。
具體來說，EMIB-T在橋接芯片內集成了高密度的金屬-絕緣體-金屬（MIM）電容器，密度達500 nF/mm2。這些電容器就像“微型水庫”，能有效穩定供電，抑制噪聲，據稱可將供電網絡（PDN）的AC阻抗降低超過82%。針對HBM4e的高數據速率，英特爾還優化了信號的布線方式，將最長的信號路徑放置在更潔凈、干擾更少的路由層，從而確保在高速傳輸下的信號質量。
3.高性能3D SRAM小芯片整合：
通過扇出型嵌入式橋接平臺（Fan-Out Embedded Bridge）可用于獲得寬互連平面，英特爾成功展示SRAM小芯片的3D垂直整合。在50:50的讀寫工作執行下，達到了265 GB/s/mm2的極高頻寬，且每比特位元能耗低于0.24 pJ/bit。嵌入式存儲芯片通過25微米間距的密集微凸點互連矩陣與頂層SoC芯片相連。電氣分析顯示，芯片間連接占功耗的不到15%，而芯片內部數據傳輸占總功耗的30%。在較低頻率下，每比特位元能耗可進一步降低至0.15 pJ/bit，同時實現166 GB/s/mm2的總讀寫帶寬。這一結果證明了在有機封裝嵌入式芯片中實現存儲功能的可行性，為系統集成提供了新的設計維度，同時滿足現代系統對高帶寬和低能耗的要求。
4.超大型尺寸（HLFF）封裝：
為應對AI龐大算力需求，EMIB-T具備擴展至240 x 240 mm超大型封裝的潛質，可整合ASIC、HBM與I/O等多種芯片。此外，英特爾也展示了在材料與制程上的創新，成功克服超大芯片復合體在封裝成型時面臨的流動距離長、易生空洞等可靠性挑戰。
未來布局
EMIB-T目前已能在超過120 x 120 mm的封裝中，容納大于9倍光罩面積的硅芯片（包含12顆HBM、4個密集小芯片與超過20個網橋），并且將第一層互連凸塊間距縮小至25μm。2028年，英特爾計劃將規模進一步擴展至超過12倍光罩面積（>120 x 180 mm），預計可容納超過24顆HBM芯片與38個EMIB-T網橋。作為對比，臺積電預計于同年度推出14倍光罩尺寸、最高容納20顆HBM的CoWoS封裝，雙方在先進封裝領域的競爭將愈演愈烈。
英特爾強調，EMIB-T的一項關鍵優勢在于其與IP和制程節點無關的特性。客戶能夠將采用不同構架、不同第三方晶圓廠或英特爾內部制程節點制造的芯片自由封裝在一起，進一步簡化供應鏈，打造出兼具高頻寬與優異擴展性的下一代運算系統。
