1月30日，英特爾展示了一款名為“AI芯片測試平臺”的先進技術，這款原型系統采用了8倍光罩尺寸的封裝設計，內含 4 個邏輯芯片、12 個HBM4 高帶寬內存堆疊及兩個I/O芯片。這個展示不僅突顯英特爾在人工智智能（AI）和高性能計算（HPC）應用領域的最新封裝能力，還顯示出其在多芯片設計方面的潛力。
英特爾的這款測試平臺并不是一個運行中的AI加速器，而是一個展示未來AI和HPC處理器如何實際組裝的工具。該平臺的核心是基于Intel 18A制程技術的四個大型邏輯芯片，這些芯片周圍環繞著HBM4高帶寬內存和I/O芯片，并通過EMIB-T 2.5D橋接技術相連。這種設計不僅提高了互連密度，還優化了電力傳輸。
此外，英特爾的測試平臺還預示著其向垂直整合的邁進。公司計劃開發專為芯片堆疊設計的Intel 18A-PT制程技術，這將使得邏輯芯片或內存能在垂直方向上進行堆疊，并且能夠實現更高效的電力供應。
在多芯片AI和HPC加速器的設計中，電力供應是主要的設計約束。英特爾的這個平臺結合最新的電力相關創新，旨在支持快速的電流波動，滿足生成式AI工作負載的需求。
盡管英特爾的“AI芯片測試平臺”展示了其在技術上的進步，但未來是否會有基于此架構的量產產品仍然有待觀察。英特爾計劃在2027年推出代號為Jaguar Shores的AI加速器，是否會采用目前展示的架構尚不明朗。
本站內容除特別聲明的原創文章之外，轉載內容只為傳遞更多信息，并不代表本網站贊同其觀點。轉載的所有的文章、圖片、音/視頻文件等資料的版權歸版權所有權人所有。本站采用的非本站原創文章及圖片等內容無法一一聯系確認版權者。如涉及作品內容、版權和其它問題，請及時通過電子郵件或電話通知我們，以便迅速采取適當措施，避免給雙方造成不必要的經濟損失。聯系電話：010-82306118；郵箱：aet@chinaaet.com。