2 月 11 日消息，韓媒 ZDNet Korea 當地時間昨日報道稱，三星電子對其正在研發中的下一代 1c nm 制程 DRAM 內存進行了設計調整，以期更快實現良率提升。
報道稱，三星此前為 1c nm 內存設定了更為嚴格的線寬要求，目的是增加存儲密度，提升單位晶圓的位元產出，進而建立相較競爭對手的成本優勢。不過更低的線寬也意味著對工藝穩定性的要求更高，這對三星造成了良率方面的壓力。
知情人士宣稱，三星電子在 2024 年底對 1c nm DRAM 的設計進行了更改：核心電路線寬保持不變，外圍電路線寬的要求則被放松，目的是盡快讓 1c nm 的良率上升至支持大規律量產的水平。
考慮到 1c nm 將被用于 HBM4 內存、此前 1b nm 面臨一系列良率問題等因素，1c nm 是否能順利進入量產將深刻影響三星電子未來數年在 DRAM 領域的競爭力。
本站內容除特別聲明的原創文章之外，轉載內容只為傳遞更多信息，并不代表本網站贊同其觀點。轉載的所有的文章、圖片、音/視頻文件等資料的版權歸版權所有權人所有。本站采用的非本站原創文章及圖片等內容無法一一聯系確認版權者。如涉及作品內容、版權和其它問題，請及時通過電子郵件或電話通知我們，以便迅速采取適當措施，避免給雙方造成不必要的經濟損失。聯系電話：010-82306118；郵箱：aet@chinaaet.com。