Cadence公司4月18日正式發布針對7nm工藝的全新Virtuoso 先進工藝節點平臺。通過與采用7nm FinFET工藝的早期客戶展開緊密合作，Cadence成功完成了Virtuoso定制設計平臺的功能拓展，新平臺能幫助客戶管理由于先進工藝所導致的更復雜的設計以及特殊的工藝效應。新版Virtuoso先進工藝平臺同樣支持所有主流FinFET先進節點，性能已得到充分認證；同時提高了7nm工藝的設計效率。
為了應對7nm設計的眾多技術挑戰，Virtuoso先進工藝平臺提供豐富的版圖設計功能，包括：支持多重曝光（MPT）的色彩感知的編輯功能、支持FinFET網格功能、及支持模塊生成器（ModGen）器件陣列編輯功能等多種高級編輯功能。同時，在電路設計流程中，客戶可以使用Spectre APS仿真器、Virtuoso ADE產品套件和Virtuoso 原理圖編輯器執行對多工藝邊界的蒙特卡洛分析（Monte Carlo Analysis），從而加強電路設計的差異分析。
聯發科技（MediaTek）模擬設計與電路技術部總經理Ching San Wu表示，“我們與Cadence長期開展密切合作，成功開發并部署了基于Virtuoso先進工藝節點平臺的定制設計方法。采用Cadence針對7nm工藝專門開發的多項獨特功能，我們得以成功實現近期的流片。”
本站內容除特別聲明的原創文章之外，轉載內容只為傳遞更多信息，并不代表本網站贊同其觀點。轉載的所有的文章、圖片、音/視頻文件等資料的版權歸版權所有權人所有。本站采用的非本站原創文章及圖片等內容無法一一聯系確認版權者。如涉及作品內容、版權和其它問題，請及時通過電子郵件或電話通知我們，以便迅速采取適當措施，避免給雙方造成不必要的經濟損失。聯系電話：010-82306118；郵箱：aet@chinaaet.com。