2026年5月12日，美國EDA大廠楷登電子（Cadence）近日宣布進(jìn)一步拓展其與臺積電（TSMC）長期以來的合作關(guān)系，旨在加速 AI 驅(qū)動的半導(dǎo)體創(chuàng)新。
此番合作將為基于臺積電N3、N2、A16 和 A14 制程工藝的前沿 AI 芯片提供 IP、簽核就緒的端到端設(shè)計基礎(chǔ)設(shè)施以及經(jīng)過認(rèn)證的先進(jìn)流程。雙方此次深化合作將幫助客戶減少迭代次數(shù)，提升面向設(shè)計技術(shù)協(xié)同優(yōu)化（DTCO）的先進(jìn) AI 與高性能計算（HPC）設(shè)計之間的關(guān)聯(lián)性，從而以更大的信心加速芯片上市。早期客戶和主流企業(yè)正積極采用臺積電3nm或2nm工藝進(jìn)行設(shè)計，充分彰顯了此次合作的市場影響力。
“AI 芯片在先進(jìn)節(jié)點上的創(chuàng)新，需要一種覆蓋整個設(shè)計周期并可從 SoC 擴展到小芯片（chiplet）和 3D-IC 架構(gòu)的簽核就緒方法，”Cadence 高級副總裁兼總經(jīng)理 Chin-Chi Teng 表示，“通過與 TSMC 合作，我們正在推進(jìn)‘讓設(shè)計成就 AI，讓 AI 驅(qū)動設(shè)計’的戰(zhàn)略，將經(jīng)過認(rèn)證的流程與經(jīng)過硅驗證的 IP 相結(jié)合，并構(gòu)建代理就緒的基礎(chǔ)設(shè)施，從而在復(fù)雜性持續(xù)增長的情況下，幫助工程師提升生產(chǎn)力。”
“AI 計算工作負(fù)載日益增長的需求與不斷壓縮的設(shè)計周期，促使我們采用先進(jìn)、高能效的硅技術(shù)、精簡的設(shè)計流程以及經(jīng)過硅驗證的 IP，”TSMC 生態(tài)系統(tǒng)與聯(lián)盟管理事業(yè)部總監(jiān) Aveek Sarkar 表示，“通過與 Cadence 等 Open Innovation Platform? (OIP) 開放創(chuàng)新平臺生態(tài)系統(tǒng)伙伴攜手合作，我們賦能客戶，使他們能夠自信地運用 TSMC 最新的工藝技術(shù)和 3DFabric? 先進(jìn)封裝解決方案，設(shè)計尖端芯片，把握 AI 驅(qū)動創(chuàng)新的變革性機遇。”
讓設(shè)計成就 AI：經(jīng)過硅驗證的 IP 及經(jīng)認(rèn)證的端到端設(shè)計流程
Cadence 針對 臺積電N2P 工藝提供了豐富的 IP 產(chǎn)品組合，其中包括 DDR5 12.8G MRDIMM、PCIe? 6.0、LPDDR6/5X 14.4G 和 HBM4E 16G。Cadence? Artisan? 基礎(chǔ) IP 先進(jìn)節(jié)點產(chǎn)品組合現(xiàn)已應(yīng)用于采用 TSMC N3 工藝的量產(chǎn)設(shè)計中。
Cadence 為半導(dǎo)體團(tuán)隊提供經(jīng)認(rèn)證的端到端 EDA 流程，涵蓋從先進(jìn)節(jié)點 SoC 到小芯片 (chiplet) 和 3D-IC 設(shè)計。具體功能和解決方案包括：使用 Innovus? Implementation System 進(jìn)行設(shè)計實現(xiàn)；使用 Virtuoso? Studio 和 Spectre? Simulation Platform 進(jìn)行定制/模擬實現(xiàn)與仿真；使用 Celsius? Thermal Solver、Voltus? IC Power Integrity Solution 和 EMX? Planar 3D Solver 進(jìn)行熱分析；以及 Tempus? Timing 和 ECO Solution、Quantus? Extraction Solution、Liberate? Characterization Portfolio 和 Pegasus? Verification System 等簽核技術(shù)。上述所有流程均已獲得 TSMC N2 和 A16 工藝認(rèn)證，雙方還在就 A14 PDK 持續(xù)合作，以加速 AI/HPC 應(yīng)用達(dá)成流片質(zhì)量結(jié)果的收斂。此外，Genus Synthesis Solution 已支持這些工藝技術(shù)，雙方還在就 Clarity? 3D Solver 開展持續(xù)合作。
針對 3D-IC 和異構(gòu)集成，Cadence Integrity? 3D-IC Platform 支持面向堆疊芯片的 TSMC-COUPE? 參考流程，同時 Virtuoso Studio 的異構(gòu)集成方法增加了對硅光子技術(shù)的支持。Celsius 兼顧熱影響的流程可供使用，其中包括使用 Virtuoso 設(shè)計 PIC 布局以及借助 EMX 進(jìn)行信號完整性分析。此外，該平臺還支持針對異構(gòu)系統(tǒng)進(jìn)行質(zhì)量檢查與物理驗證，相關(guān)功能由 Pegasus Verification System 提供。
讓 AI 驅(qū)動設(shè)計：“代理就緒”的基礎(chǔ)設(shè)施
Cadence 的代理式 AI 將 EDA 工作流程從傳統(tǒng)的逐個工具操作轉(zhuǎn)變?yōu)槟繕?biāo)驅(qū)動的代理式執(zhí)行，大幅提升了 AI 半導(dǎo)體和 3D-IC 設(shè)計的生產(chǎn)力。通過與 TSMC 合作，Cadence 正在準(zhǔn)備“代理就緒”的設(shè)計流程、優(yōu)化引擎和簽核基礎(chǔ)設(shè)施。這些能力使 AI 系統(tǒng)能夠?qū)㈩I(lǐng)域推理與基于物理的分析相結(jié)合，推動設(shè)計各環(huán)節(jié)中 PPA 與可靠性權(quán)衡的收斂。
“新一代 AI 芯片的規(guī)模和復(fù)雜性不斷增加，要求我們重新定義設(shè)計方法，將加速計算與代理式 AI 整合到芯片設(shè)計周期的每個階段，”NVIDIA 計算工程副總裁兼總經(jīng)理 Tim Costa 表示，“通過與 Cadence 的合作，NVIDIA 正在不斷優(yōu)化其設(shè)計團(tuán)隊和全球半導(dǎo)體生態(tài)系統(tǒng)所需的 EDA 工具，從而提升性能并加速交付全球最先進(jìn)的 AI 架構(gòu)。”
增強版 Genus Synthesis Solution、Innovus Implementation System 以及 Cadence Cerebrus? Intelligent Chip Explorer 內(nèi)置 AI 驅(qū)動的實現(xiàn)技術(shù)，針對臺積電面向 DTCO 的 NanoFlex? Pro 標(biāo)準(zhǔn)單元架構(gòu)經(jīng)過優(yōu)化，支持用戶在版圖規(guī)劃和布局布線階段對速度和功耗效率進(jìn)行精細(xì)調(diào)整。此外，前端布局和后端布線規(guī)則提高了布線前后結(jié)果的相關(guān)性；同時，TSMC A16 Super Power Rail 技術(shù)通過在芯片背面布設(shè)電源網(wǎng)絡(luò)，實現(xiàn)了更密集、更快速的設(shè)計。
在定制設(shè)計方面，Cadence 已將代理式 AI 嵌入到 Virtuoso Studio 流程中，針對 TSMC 工藝技術(shù)進(jìn)行電路優(yōu)化，其中包括 N2 到 A14 模擬設(shè)計遷移流程。
客戶對3nm與2nm工藝熱情高漲
眾多客戶正在采用臺積電3nm 和 2nm 工藝技術(shù)進(jìn)行芯片設(shè)計且進(jìn)展順利，充分體現(xiàn)了上述技術(shù)在 AI 和高性能計算生態(tài)系統(tǒng)中的廣泛采用。這種熱情進(jìn)一步印證了認(rèn)證流程、硅驗證 IP 及簽核就緒基礎(chǔ)設(shè)施對于更快、更可靠地交付新一代 AI 芯片的重要作用。
“隨著 AI 和高性能計算工作負(fù)載日益增長，市場對能夠通過先進(jìn)工藝節(jié)點交付的高效計算平臺的需求也隨之增加，”Arm 云端 AI 業(yè)務(wù)單元上市副總裁 Eddie Ramirez 表示，“生態(tài)系統(tǒng)內(nèi)的協(xié)作——包括 Cadence 與 TSMC 等領(lǐng)先設(shè)計與制造合作伙伴之間的協(xié)作——對于助力 AI 和 HPC 部署的新一代基于 Arm 的基礎(chǔ)設(shè)施至關(guān)重要。”
“Positron 正在開發(fā)一款專用的 AI 推理加速芯片，該芯片針對 Transformer 工作負(fù)載進(jìn)行了優(yōu)化，既需要尖端工藝技術(shù)，也需要高帶寬互聯(lián)能力，”Positron 首席技術(shù)官 Thomas Sohmers 表示，“通過在 TSMC N3P 工藝節(jié)點上使用 Cadence 的 PCIe 6.0 SerDes IP，我們能夠自信地集成經(jīng)過硅驗證的高速接口。Cadence 與 TSMC 的合作，以及 Cadence 的前端設(shè)計工具（包括 Genus Synthesis Solution 和 Innovus Implementation System），為我們提供了可靠、成熟且高度可預(yù)測的流片路徑，這恰好滿足了我們快速將第二代推理加速器推向市場的需求。”
