就在AMD即將發布其新一代Zen 6 Venice數據中心CPU之際，英偉達也在向其視為價值2000億美元的數據中心CPU市場大局進軍。目前英偉達第一代數據中心CPU——Grace總出貨量已經突破250萬顆，英偉達高管近日還透露，其Grace獨立服務器（即不捆綁GPU）的出貨量也已達“數十萬臺”，這表明其在CPU市場的滲透遠比外界想象的更深遠 。
長期以來，市場習慣將英偉達視為GPU巨頭，但其在CPU領域的野心從未掩飾。英偉達超大規模與高性能計算副總裁、CUDA之父Ian Buck表示，基于Grace CPU獨立服務器并非用于運行普通的網頁服務或追求廉價的計算核心，而是專門部署于后端高密度數據處理等數據密集型操作 。這暗示了英偉達CPU在AI基礎設施中的獨特生態位——處理GPU不擅長的“臟活累活”，如數據預處理和分發。
Grace CPU采用的是Arm Neoverse V2公版核心，可視為英偉達叩開數據中心CPU大門的“敲門磚”。如今，這道門縫已被徹底拉開，因為真正的殺手锏——Vera CPU已經登場。Vera CPU是英偉達首款采用自研Olympus核心的CPU，專為新興的智能體AI（Agentic AI） 工作負載從頭設計 。
英偉達此時大舉進軍CPU市場，背后是AI基礎設施底層邏輯的劇變。隨著AI工作負載從大規模預訓練轉向復雜的推理和智能體任務，硬件配比正在發生傾斜。傳統的“8 GPU配1 CPU”模式在智能體場景下失效，取而代之的是在某些情況下接近1:1的配比。因為智能體需要CPU執行代碼、調用工具、與數據庫交互，這些分支密集、指針密集型的長尾操作極度依賴單線程性能 。
Vera CPU的設計哲學因此與AMD、Intel的大規模核心（x86）路線截然不同。Vera采用了激進的單片設計，將88個核心集成于單一芯片之上，而非AMD和Intel已沿用多年的Chiplet（小芯片）設計 。Chiplet雖易于堆疊核心數量，卻往往犧牲了延遲與緩存一致性。
Ian Buck在解釋Vera CPU為何不做128核時直言：“因為我們把大量的Die面積留給了可擴展一致性結構（SCF） 。”這種結構提供了高達3.4 TB/s的核間帶寬，確保每個核心都能以全速與緩存和內存控制器通信，沒有任何碰撞沖突 。同時，Vera通過SOCAMM2 LPDDR5X內存提供高達1.2 TB/s的聚合帶寬 。
英偉達產品市場負責人Hannah Coutand也強調，Chiplet設計在內存帶寬和數據移動上“征收了沉重的稅款”，而Vera的單片設計讓數據移動更快 。
這套打法的市場反饋立竿見影。英偉達聲稱，在Python工作負載上，Vera的速度接近AMD Turin芯片的兩倍 。在非官方的SPECrate 2026整數測試中，雙路Vera系統的成績為925，略高于AMD Epyc 9755的898 。更關鍵的是，云平臺DeepInfra的獨立測試顯示，Vera支持并發AI智能體的數量是競品的1.6倍，編排速度快2.2倍 。
目前，Vera Rubin NVL72整柜系統已進入全面生產階段，并被OpenAI采用運行工作負載 。英偉達預測數據中心CPU市場的總潛在市場（TAM）規模高達2000億美元，并預計其2026年僅獨立CPU收入就將達到近200億美元，幾乎一夜之間成為頂級CPU供應商 。
英偉達毫不避諱這是一場針對“舊王”的戰爭。Buck反問：“Intel和其他廠商能構建豐富的結構嗎？他們擁有連接至LP內存的IP和生態嗎？”他承認，向這種極致互聯架構的轉變，“將以犧牲傳統工作負載為代價” 。但英偉達的邏輯很清晰：在AI時代，CPU無需兼容一切，只需成為AI工廠中最完美的“配角”。這不僅是芯片的較量，更是系統級定義權的爭奪——當AI工廠變成一種新形態的數據中心，英偉達希望掌握從CPU、GPU到互聯交換機的每一塊拼圖。
