在人工智能浪潮席卷全球的今天，大模型訓練與推理任務對算力的需求呈指數級增長。CPU、GPU等核心芯片的功耗已從幾百瓦飆升至1kW甚至更高，而服務器主板的供電系統卻面臨著“功率懸崖”——傳統供電方案在功率密度、轉換效率、PCB布局空間三大核心維度上均已觸及技術天花板，嚴重制約了計算平臺的性能釋放與小型化發展。  

如何在高功耗芯片的極限供電需求下，實現更高效、更緊湊、更穩定的供電方案？ 這已成為AI服務器產業發展的關鍵瓶頸。

海光信息聯合生態伙伴，首創Zero Bias TLVR（零偏置跨電感穩壓器）+ Dual SPS（雙芯合封電源器件）組合方案，以顛覆性的拓撲架構與超高功率密度，精準破解AI大算力場景下的供電難題，為新一代服務器平臺提供高效、緊湊、穩定的底層供電支撐，推動AI服務器供電技術邁向新高度！

01 供電架構演進與板級布局困局：傳統方案已到極限

隨著AI大模型的廣泛應用，單顆GPU的功耗已突破2kW，CPU功耗也向1kW邁進，服務器整機的供電需求呈幾何級增長。傳統多相Buck方案雖然效率較高、擴展性好，但在高負載瞬態響應上存在明顯短板，難以適應多核心高功耗處理器的發展需求。  

為解決瞬態響應問題，業內引入TLVR（跨電感穩壓器），通過雙繞組電感可變等效電感改善瞬態性能，減少電容需求，廣泛應用于高性能處理器平臺。然而，TLVR的轉換效率與功率密度相較于傳統Buck方案并無優勢，且隨著CPU功耗的持續攀升，電路相數與占用面積不斷膨脹，而服務器主板受機箱標準嚴格約束，無法隨意擴增。  

與此同時，內存通道、PCIe/CXL等高速IO需求井噴，迫使PCB采用超低損耗材料和更多層數，單位面積成本急劇攀升。PCB布局寸土寸金，供電設計面臨終極挑戰。如何在瞬態響應、轉換效率、功率密度與有限布局空間之間取得平衡，成為供電設計的核心痛點。  

因此，傳統方案已無法滿足AI服務器的供電需求，行業亟需一場技術革命！  

02 將Zero Bias TLVR與Dual SPS創新組合，突破性技術解法

面對AI服務器供電的極限挑戰，海光信息聯合生態伙伴，業內首次將Zero Bias TLVR與 Dual SPS創新組合，一舉突破傳統供電方案的瓶頸，實現功率密度提升50%~60%、效率提升0.7%~1.5%、布局空間極致壓縮的跨越式進步！

1. Zero Bias TLVR：顛覆性拓撲結構，提升電源效率  

Zero-Bias TLVR vs TLVR

Zero Bias TLVR 電感與傳統 TLVR 電感的核心差異，集中體現在副邊繞組拓撲結構上。傳統TLVR方案中，各電感副邊繞組經補償電感 Lc 互聯后接地，穩態下 Lc 環路無直流分量，而原邊存在顯著勵磁電流，致使 TLVR 電感磁芯承受極強的穩態直流偏置磁通，磁芯利用率被嚴重壓制。

Zero Bias TLVR 則通過創新拓撲重構，將 PHASE1 開關節點 SW 接入 Lc，再與各副邊繞組互聯并最終接輸出 VOUT，以此在副邊繞組中引入與原邊幅值相等、方向相反的直流電流，實現磁芯內部直流磁通精準抵消。

1.1 消除磁芯直流偏置，磁芯利用率質的飛躍  

Zero Bias TLVR通過拓撲重構，徹底消除TLVR電感磁芯直流偏置，使磁芯利用率實現質的飛躍。在同等封裝尺寸下，電感量顯著提升，開關頻率可從傳統的600kHz~800kHz下壓至400kHz~600kHz，電源轉換效率提升0.7%～1.5%。   

TLVR Efficiency vs Zero-Bias Efficiency

1.2 ZB-TLVR拓撲減少一相電感，疊加磁通歸零設計，放寬電感飽和電流要求，進一步壓縮體積  

傳統TLVR對電感飽和電流要求極高，導致電感體積難以進一步縮小。而Zero Bias TLVR采用磁通歸零設計，放寬了對電感飽和電流的嚴苛要求，進一步壓縮體積，緩解PCB布局壓力，相較于傳統TLVR方案，Zero Bias TLVR在效率、功率密度、體積控制上均實現顯著優化，功率密度躍升15%~20%。

TLVR Layout(左) vs Zero-Bias TLVR Layout(右)

2. Dual SPS：雙芯合封，小空間釋放大能量  

SPS (左) vs Dual SPS (右)

2.1 6×6mm封裝內集成兩顆SPS核心，功率翻倍，尺寸僅增50%  

SPS（Smart Power Stage，智能功率級）為集成化功率器件，內部集成 Buck 拓撲所需上下橋臂高性能功率 MOSFET 與專用智能驅動電路，實現功率開關與驅動控制一體化封裝。為了進一步提升電源功率密度，海光信息聯合生態伙伴，采用雙芯合封（Dual SPS）的突破性設計，在僅6×6mm的微型封裝內集成兩顆SPS核心，功率直接翻倍，尺寸僅增加50%，功率密度強勢提升33%！  

2.2 散熱進一步升級

隨著電源功率密度持續升級，功率 MOS 損耗熱量進一步集聚，散熱設計難度大幅提升；若器件溫升超標，受半導體溫度特性制約，MOS 無法長期滿載運行在額定直流 TDC 電流規格，直接限制電源滿載輸出能力。傳統單 SPS 方案僅依靠基板底部單面散熱，散熱路徑單一、熱阻偏高；新一代 Dual SPS 架構改用芯片雙面散熱結構，上下兩面同步布設散熱通路，有效縮短導熱路徑、大幅降低整體熱阻，模塊熱阻可控制在1℃/W 以內。最終實現功率密度提升、熱源更加集中的產品設計前提下，芯片溫升得到有效管控，保障 MOS 長期穩定工作于標稱額定電流。

3. 組合方案：功率密度暴漲50%~60%，供電能力全面升級  

將Zero Bias TLVR電源拓撲與Dual SPS封裝技術兩項架構深度融合，能夠充分發揮各自拓撲優勢，大幅拉高電源整機功率密度、提升轉換效率、縮減方案體積，在高端服務器、AI 算力電源、高性能主板供電等場景具備極高應用價值。

3.1 功率密度大幅提升

Zero Bias TLVR依托優勢電源拓撲，消除TLVR電感磁芯的直流偏置，并減少一相電感，實現功率密度躍升15%~20%。Dual SPS 依托先進封裝技術，將常規SPS進行二合一封裝，實現功率密度強勢提升33%。二者結合后，整體功率密度可提升 50%~60%，有效壓縮電源方案整體體積、簡化布線設計，在高端服務器、AI 算力電源、高性能主板供電等場景具備極高應用價值。

3.2 創新2合1、4合1 TLVR電感（Group TL），降低直流損耗  

ZB-TLVR PHASE1輸出要串聯每個TLVR電感的副邊繞組，每個副邊繞組都需要通過PCB連接，導致副邊繞組DCR（直流電阻）較高，影響電源效率。海光信息創新性地采用2合1、4合1 TLVR電感（Group TL），將多個副邊繞組在電感內部直接連接，省去繁瑣的PCB走線，大幅降低副邊繞組的DCR，從而提升PHASE1的電源效率。

03 生態協同推動創新落地

本次技術融合方案，整合服務器架構設計、器件開發、散熱仿真、量產驗證等多方資源，協同攻克拓撲融合、定制器件開發、散熱優化、環路穩定性調試等關鍵難點，成功打通電感、電源專用芯片的定制化研發與落地路徑，引領算力電源技術升級方向。

產業生態協同是技術落地的關鍵。海光信息依托光合組織，聯動上下游伙伴開展聯合驗證與場景化適配，加速方案迭代與規模化落地。憑借技術前瞻性與生態協同能力，推動AI服務器供電技術向高效化、高密度化、小型化全面演進，為AI算力爆發提供更強大的底層支撐。