2月12日消息，據韓國媒體zdnet.co.kr報導，韓國存儲芯片大廠SK海力士正在開發一項名為AIP（All-In-Plug） 新一代制程技術，目標是在實現300 層以上高堆疊NAND Flash的同時，大幅降低制造成本。
據介紹，目前的NAND Flash需多次進行關鍵蝕刻流程，但是隨著堆疊層數進入到300層以上，將會面臨使制造成本與制程難度同步大幅上升。AIP 技術則聚焦于NAND Flash制造核心的High Aspect Ratio Contact（HARC）蝕刻流程，通過整合多段制程、減少重復步驟，目標是在維持制程可行性的同時，降低生產成本并改善產能效率。
如果AIP技術順利導入量產，預期自V11 等新一代NAND Flash起，可明顯減少蝕刻步驟數量，并為更高堆疊層數的存儲芯片建立更具經濟性的制造基礎。
SK海力士副總裁Lee Sunghoon在“SEMICON Korea 2026”主題演講中就曾指出，隨著半導體制程復雜度持續提升，沿用過去的技術方式已難以支撐未來發展，因此SK海力士正建立可預測的新一代制程技術平臺，并同步評估更新一代的DRAM 與NAND 的關鍵技術。
Lee Sunghoon 表示，高堆疊層數的NAND Flash成本上升的關鍵因素之一在于蝕刻制程次數增加，如何將多段流程整合為單一步驟，是公司當前的重要技術課題。
本站內容除特別聲明的原創文章之外，轉載內容只為傳遞更多信息，并不代表本網站贊同其觀點。轉載的所有的文章、圖片、音/視頻文件等資料的版權歸版權所有權人所有。本站采用的非本站原創文章及圖片等內容無法一一聯系確認版權者。如涉及作品內容、版權和其它問題，請及時通過電子郵件或電話通知我們，以便迅速采取適當措施，避免給雙方造成不必要的經濟損失。聯系電話：010-82306118；郵箱：aet@chinaaet.com。