7月25日消息，SK海力士正通過位于美國加州圣何塞的子公司招募3D堆疊式DRAM邏輯設計工程師。這項技術的目標，是把DRAM芯片直接垂直堆疊在手機SoC等邏輯芯片之上，從封裝層面解決端側AI的性能瓶頸。

當前手機端側AI的瓶頸不在芯片算力，而在內存。蘋果A19 Pro的內存帶寬僅75.8GB/s，標準LPDDR內存位寬有限，難以高效承載大型端側AI模型推理任務。

傳統PoP封裝只是將兩顆芯片上下簡單堆疊，而3D堆疊方案能大幅縮短內存與處理器之間的物理距離，同時建立更多短距離I/O連接。帶來的直接好處是：帶寬提升、延遲降低、功耗下降、空間利用率更高。

SK海力士在招聘公告中明確表示，正在尋找能夠與美國客戶緊密合作、主導3D堆疊DRAM邏輯芯片聯合設計的優秀人才。這家客戶很可能是蘋果。

多方信息顯示，蘋果A20 Pro計劃棄用沿用多年的InFO-PoP封裝，轉向臺積電WMCM（晶圓級多芯片模塊）封裝。這種方案不采用硅中介層，直接通過RDL實現SoC與DRAM之間的高密度互連。A20 Pro很可能成為SK海力士3D堆疊DRAM的首發平臺。

除了SK海力士，高通正在開發用于NPU的3D DRAM，并與長鑫存儲合作。三星則在研發低延遲寬DRAM（LLW），模擬HBM集成方式，目標帶寬比LPDDR5X高出150%。多家內存廠商都在向這一方向發力。

需要注意的是，這項技術仍處于研發階段。SK海力士剛剛啟動工程師招募，距離量產還有一段距離。