5月29日消息，日前在 IEEE 2026 國際電路系統(tǒng)研討會（ISCAS 2026）上，華為半導體總裁何庭波正式發(fā)布韜 (τ) 定律，為全球半導體及電子產(chǎn)業(yè)發(fā)展提出全新演進思路。

其中，利用芯片堆疊技術(shù)繞開先進制程瓶頸的思路，更是在市場上引發(fā)廣泛熱議。

據(jù)悉，邏輯折疊（ LogicFolding）是華為韜定律的一項核心技術(shù)，它將原本平鋪在二維平面上的電路，通過三維立體折疊和垂直互連"堆疊"起來，使關(guān)鍵路徑走線長度縮短50%-80%，大幅降低了信號傳播的RC負載。

根據(jù)官方實測顯示，相比麒麟9030 pro，麒麟2026的晶體管密度大幅提升了53.5%，達到了的238MTr/平方毫米，這意味著每平方毫米的芯片面積上，可以集成2.38億個晶體管，理論上與Intel 18A工藝持平，接近初代臺積電3nm。

針對華為這套全新技術(shù)方向，英偉達CEO黃仁勛于5月28日表態(tài)稱，“這對華為來說是突破，但對臺積電并不是威脅"，他認為臺積電和臺灣發(fā)展3D封裝與芯片堆疊技術(shù)領(lǐng)先長達10年。

據(jù)悉，黃仁勛于當時間周四晚間宴請供應鏈伙伴高層，現(xiàn)場貴賓幾乎涵蓋臺灣半導體和電子產(chǎn)業(yè)龍頭代表，包括臺積電董事長暨總裁魏哲家、鴻海董事長劉揚偉、廣達董事長林百里、華碩董事長施崇棠等一眾科技業(yè)領(lǐng)域重要人物均出席。

隨后，黃仁勛在接受媒體采訪時被問到對華為半導體新技術(shù)的看法。他表示，臺積電使用芯片堆疊和3D封裝技術(shù)已經(jīng)快10年，臺積電的技術(shù)非常先進。

華為使用這種技術(shù)，可以在不將半導體制程線寬變得更細的情況下，把電晶體數(shù)量加倍，甚至增加3到4倍。這是一種非常好的技術(shù)，但臺積電和臺灣擁有這項技術(shù)已經(jīng)10年。

面對CoWoS先進封裝等產(chǎn)能限制，黃仁勛坦言，“英偉達整個供應鏈到處都面臨挑戰(zhàn)"，但他對臺灣生態(tài)系充滿信心，并透露所有與英偉達合作的公司股價在一年內(nèi)翻了3倍。

此外，黃仁勛還再度公開呼吁，“臺灣需要更多能源”，無論是芯片廠、封裝廠、電腦廠或AI資料中心都需要電力。同時，他呼吁臺灣不能只幫別人打造AI電腦，臺灣的年輕人、大學和各行各業(yè)更應該帶頭。