6 月 10 日消息，2025 年 IEEE VLSI 研討會正于日本東京舉行。SK 海力士在會議上提出了未來 30 年的新 DRAM 技術路線圖和可持續創新方向。
SK 海力士首席技術官 Cha Seon Yong 在會議發言中表示，延續現有技術平臺進一步提升 DRAM 性能與容量的難度正與日俱增，該企業計劃將 4F2 VG 平臺和 3D DRAM 技術應用于 10nm 或以下級內存，并在結構、材料和組件方面進行創新。
4F2 VG 將傳統 DRAM 中的平面柵極結構調整為垂直方向，可最大限度減少單一數據存儲單元的面積占用，同時有助于實現高集成度、高速度和低功耗。在 4F2 VG DRAM 中將以類似 NAND 閃存的方式使用混合鍵合技術。
Cha Seon Yong 認為，盡管業界有聲音認為 3D DRAM 的堆疊層數增加意味著成本上升，但這一問題可同通過不斷的技術創新來解決。
本站內容除特別聲明的原創文章之外，轉載內容只為傳遞更多信息，并不代表本網站贊同其觀點。轉載的所有的文章、圖片、音/視頻文件等資料的版權歸版權所有權人所有。本站采用的非本站原創文章及圖片等內容無法一一聯系確認版權者。如涉及作品內容、版權和其它問題，請及時通過電子郵件或電話通知我們，以便迅速采取適當措施，避免給雙方造成不必要的經濟損失。聯系電話：010-82306118；郵箱：aet@chinaaet.com。