6 月 20 日消息，援引日經亞洲報道，臺積電在研究一種新的先進芯片封裝方法，使用矩形基板，而不是傳統圓形晶圓，從而在每個晶圓上放置更多的芯片。

消息人士透露，矩形基板目前正在試驗中，尺寸為 510 mm 乘 515 mm，可用面積是圓形晶圓的三倍多，采用矩形意味著邊緣剩余的未使用面積會更少。

報道稱，這項研究仍然處于早期階段，在新形狀基板上的尖端芯片封裝中涂覆光刻膠是瓶頸之一，需要像臺積電這樣擁有深厚財力的芯片制造商來推動設備制造商改變設備設計。

在芯片制造中，芯片封裝技術曾被認為技術含量較低，但它在保持半導體進步速度方面變得越來越重要，對于像英偉達 H200 或 B200 這樣的 AI 計算芯片，僅僅使用最先進的芯片生產技術是不夠的。

以 B200 芯片組為例，臺積電首創的先進芯片封裝技術 CoWoS 可以將兩個 Blackwell 圖形處理單元結合在一起，并與八個高帶寬內存（HBM）連接，從而實現快速數據吞吐量和加速計算性能。

臺積電為英偉達、AMD、亞馬遜和谷歌生產 AI 芯片的先進芯片堆疊和組裝技術使用的是 12 英寸硅晶圓，這是目前最大的晶圓。隨著芯片尺寸的增加， 12 英寸晶圓逐漸變得不夠用。

消息人士表示，在一片 12 英寸晶圓上只能制造 16 套 B200，這還是在生產良率為 100% 的情況下。根據摩根士丹利的估計，較早的 H200 和 H100 芯片可以在一片晶圓上封裝大約 29 套。