105msps 相關文章(2篇)
-
16 位、105Msps 串行输出 ADC 节省 FPGA I/O 引脚
發表于：2008/4/15 上午9:19:46
-
16 位、105Msps 低噪声 ADC 以一半的功率 (1200mW) 实现 81.2dB SNR
發表于：2008/2/19 下午2:20:09
Copyright ? 2005-2024 華北計算機系統工程研究所版權所有 京ICP備10017138號-2