| 基于FPGA的SpaceWire接口与RGMII接口之间的桥接设计 | |
| 所屬分類：技术论文 | |
| 上傳者：wwei | |
| 文檔大?。?span>2848 K | |
| 標簽： SpaceWire RGMII FPGA | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：提出了一种基于FPGA的SpaceWire接口与RGMII接口之间的桥接设计。上位机可通过SpaceWire接口以特定吞吐量注入数据包，并以以太网MAC层协议数据形式从FPGA的RGMII接口输出。同时，该设计支持从RGMII接口接收以太网数据包，并通过SpaceWire总线传输至上位机。桥接方案兼容10/100/1000 Mb/s以太网数据速率，支持全双工和半双工模式。设计采用VHDL语言编码，在赛灵思Vivado 2018.3平台上进行综合与布局布线，使用ALDEC Active-HDL 13和Vivado 2018.3进行仿真，并在赛灵思 Kintex-7 FPGA器件上实现。验证基于包含处理器系统、FPGA板卡及其他外设的硬件平台。以太网MAC层由三速以太网MAC IP核版本9.0实现，FPGA逻辑支持ICMPv6 Echo Request/Reply（PING）协议的解析与响应，以及UDP数据包的封装与转发。此外，设计引入部分寄存器三模冗余策略，以降低航空航天环境中单粒子翻转的影响。 | |
| 現在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統工程研究所版權所有 京ICP備10017138號-2