| CLB总线事务级建模及其仿真平台的设计 | |
| 所屬分類：参考设计 | |
| 上傳者：aet | |
| 文檔大小：1653 K | |
| 標(biāo)簽： SOC | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：提出了采用事务级建模的方法对国内具有自主知识产权的国芯CLB总线进行建模的方案，并利用多时钟技术来保证模型的周期精确。同时对所建模型进行了VCI接口协议的封装，便于其在不同平台上的移植。为了验证本设计的正确性，在电子系统级平台上实现了基于CLB的SoC。实验结果表明，本模型可以大大提高软、硬件协同开发验证的效率，增强IP模块的复用性。 | |
| 現(xiàn)在下載 | |
| VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2