| 基于FPGA中断管理的研究及硬件化设计 | |
| 所屬分類：参考设计 | |
| 上傳者：aet | |
| 文檔大小：481 K | |
| 標簽： FPGA | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：为了满足嵌入式操作系统中实时性要求，提出了基于FPGA的中断管理方法。给出了中断管理模块的结构模型，并采用VHDL硬件描述语言将中断管理模块由硬件实现。针对中断请求和响应方式的不同特点，将其分为系统中断管理和用户中断管理，主要设计了中断源、中断嵌套和时钟节拍中断等管理的逻辑电路。通过仿真实验表明，该结构模型所采用的中断管理方法是正确的，提高了中断处理速度，可满足系统的实时性要求。 | |
| 現在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統工程研究所版權所有 京ICP備10017138號-2