| 基于DSP Builder的JPEG静态图像压缩算法的实现 | |
| 所屬分類：参考设计 | |
| 上傳者：aet | |
| 文檔大小：408 K | |
| 標(biāo)簽： FPGA | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：利用Altera公司提供的数字信号处理开发工具DSP Builder和现代DSP技术，在Matlab/Simulink环境中建立了JPEG算法模型，并进行了仿真验证，最后将编译代码下载到硬件上进行了在线调试。 | |
| 現(xiàn)在下載 | |
| VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2