| 基于FPGA的CISC处理器的调试系统简介——第三届OpenHW开放源码硬件与嵌入式大赛三等奖 | |
| 所屬分類：其他 | |
| 上傳者：chenyy | |
| 文檔大小：578 K | |
| 標(biāo)簽： FPGA | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹： 现在高集成度、高时钟频率的高性能嵌入式微处理器芯片设计时大多引入片上调试逻辑，越来越多的微处理器集成了片上调试支持结构来减轻嵌入式系统软件开发人员的负担。本项目为JU-C1型CISC处理器，设计了一个基于JTAG协议的片上调试器。采用边界扫描技术在处理器内部构建自定义的数据扫描链，进行处理器内部数据的读出和特殊寄存器的写入。特点描述：系统采用边界扫描技术使得片上调试器可以直接与处理器内部的硬件逻辑实现信息传递，使用的FPGA引脚数量较少。片上调试器的单步运行、断点运行以及连续运行和停止运行调试功能都涉及到处理器的运行控制，由于这几个调试功能都要控制处理器的运行，存在一定的互斥性。而采用状态机的方法来实现这几个调试功能的控制，利用状态机的不同条件的状态转移解决调试功能的互斥性。采用对处理器时钟控制的方法实现了微指令单步调试，通过带有标志位的断点寄存器的设计来区分机器指令断点和微指令断点的方法实现微指令断点的调试。 | |
| 現(xiàn)在下載 | |
| VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2