| 基于FPGA的多路SGMII接口以太网设计与测试 | |
| 所屬分類：技术论文 | |
| 上傳者：wwei | |
| 文檔大小：6459 K | |
| 標簽： FPGA SGMII 以太网 | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：嵌入式处理器受功耗、尺寸、成本限制，一般集成1个或2个以太网控制器，不能满足某些特定现场对多路以太网数据同时传输的需求。提出一种基于现场可编程门阵列（FPGA）的以太网设计，利用FPGA高速、并行处理优势，集成的串行/解串器（SerDes）资源情况，扩展出多路以太网接口进行数据同时收发。与外部物理层（PHY）芯片通信采用串行以太网（SGMII）接口，可以有效减少印制线路板（PCB）尺寸和布线数量。提出一种针对底层链路传输可靠性的多级测试方法，最终通过上板调试验证，12路以太网接口在1 000 Mb/s速率下传输稳定、数据无误码。 | |
| 現在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統(tǒng)工程研究所版權所有 京ICP備10017138號-2