| 一种高能效基4-Booth编码并行乘法器设计 | |
| 所屬分類：技术论文 | |
| 上傳者：zhoubin333 | |
| 文檔大小：3760 K | |
| 標簽： 卷积神经网络 乘法器 基4-Booth编码 | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：常用的卷积神经网络中存在数十亿次乘法运算，神经网络中乘法的大量能耗成为硬件实现神经网络的能效瓶颈之一。为了降低乘法器的能耗，提出了一种高能效基4-Booth编码并行乘法器。通过改进部分积生成模块，消除了传统方法中的补偿位，使得乘法器延时减小且能耗降低。后仿真结果显示，所提出的乘法器比现有乘法器面积减小了5.2%，延时减小了6.3%，能耗降低了10.8%。 | |
| 現在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統工程研究所版權所有 京ICP備10017138號-2