引言

隨著半導體技術不斷發展，集成電路的可靠性會受到工藝偏差的嚴重影響，尤其對于存儲器（例如靜態隨機存取存儲器，SRAM）而言更是如此。SRAM由數百萬個重復的存儲單元組成，由于每個存儲單元尺寸極小，因此更容易受到工藝偏差的影響[1]。為了確保芯片量產前的良率達到預期水平，每個SRAM存儲單元的失效率必須極低（10??～10??）。

對于這些發生概率極小的失效“事件”的分析，解析方法不再有效。而標準蒙特卡洛（Monte Carlo, MC）仿真通常被視為“黃金”標準，該方法直接對整個參數空間進行采樣，并對每個樣本進行仿真評估。定義為一個由個相互獨立的標準化正態隨機變量組成的向量，這些隨機變量表征各個工藝參數。是的概率密度函數。設表示電路性能，比如反相器鏈的延遲，或者SRAM的讀訪問時間，寫時間等。

對于集成電路的失效率評估，令表示失效區域。通常情況下，非常小。為了判斷是否符合標準，本文引入指示函數：

      （1）

即當時，表示，該樣本落在失效區域內，為失效樣本。有了這個指標函數，相應的電路失效率可以按如下方式計算：

      （2）

然而式（2）很難直接計算出來，因為無法知道具體的解析形式。為了求解式(2)，最經典的方法就是通過MC仿真進行近似，如式(3)所示：

      （3）

然而對于可靠性要求比較高的電路來說，失效率要求極低，MC方法需要數以千萬記的仿真次數才能“捕捉”到一個失效點，而每次仿真都需要調用晶體管級別的仿真器（比如SPICE仿真器），這會產生極大的時間開銷，使設計者難以接受。隨著工藝參數的增加，輸入參數維度大幅度提高，電路仿真器（例如SPICE）的仿真速度極慢，整體累積分析時間無法令人接受。

為了加快MC的分析速度，相關研究[2-12]致力于開發快速統計分析方法。通常通過兩種方式來加速MC：減少仿真次數和降低每次模擬的計算成本。重要性采樣（Importance Sampling, IS）[2-7]是常用的減少仿真次數的方法。IS的基本思想是尋找一個偏離標準分布的采樣分布，從而在失效區域附近集中采樣，對采樣后的樣本進行權重補償以獲得和MC一致的結果。IS方法在輸入參數維度較低，即工藝參數數量較小的電路方面中表現良好。然而，IS最大的缺點是，在高維參數下，其分析結果出現了極大的數值不穩定性[8]，導致失效率分析估計結果不可信。基于替代模型的算法[9-12]通過直接建立輸入參數與電路性能的映射關系以替代黑盒式的仿真器，使得原本需要數分鐘甚至數小時的仿真評估能夠在微秒級完成，從而使大規模MC分析成為可能。定義為替代模型對電路性能的預測值。則式（3）可以表示為：

      （4）

文獻[9]、文獻[10]分別使用高斯過程和徑向基函數網絡，在低維場景中表現出較高的精度。文獻[11]、文獻[12]通過疊加單變量的基本函數來構建高維非線性替代模型。基于替代模型的評估速度極快，即使評估數百萬個樣本，計算時間也幾乎可以忽略不計。然而，基于替代模型的失效率評估對靠近失效邊界區域的精度非常敏感，因此，訓練一個高精度的替代模型往往需要大量的樣本數據。

本文采用替代模型的方式實現快速失效分析。但與之前的工作不同，由于輸入參數維度極高，且訓練樣本極少，屬于小樣本高維度的訓練場景，因此本文并不直接建立工藝參數與電路性能的映射關系。本文首先按電路節點對工藝參數進行切片，對各個切片使用子模型進行局部擬合，各個子模型的輸出結果實際上表征了各個切片對電路的影響，然后將子模型的輸出作為全局模型的輸入，構建全局模型，用于評估每個樣本對應的電路性能。除此之外，為了減緩替代模型對于失效邊界準確度的要求，本文對替代模型的預測結果進行篩選，并對篩選出可能失效的樣本進行重仿真。為了確定合適的重仿真范圍，本文定義最大排序指標，通過對模型在測試集上的預測結果進行排序，找到能夠覆蓋所需失效樣本數目的最大索引，該索引即為重仿真的理論范圍。

本文詳細內容請下載：

http://www.tom3567.com/resource/share/2000007138

作者信息：

武杰，皎文毓，馮琰楠

（中國科學技術大學 近代物理系，安徽 合肥230026）