日韩综合视频在线观看,亚洲精品自在在线观看,国产日产欧美一区二区

基于FPGA的SpaceWire接口与RGMII接口之间的桥接设计

电子技术应用

路瑶，王显，李嘉林

北京控制工程研究所

摘要： 提出了一种基于FPGA的SpaceWire接口与RGMII接口之间的桥接设计。上位机可通过SpaceWire接口以特定吞吐量注入数据包，并以以太网MAC层协议数据形式从FPGA的RGMII接口输出。同时，该设计支持从RGMII接口接收以太网数据包，并通过SpaceWire总线传输至上位机。桥接方案兼容10/100/1000 Mb/s以太网数据速率，支持全双工和半双工模式。设计采用VHDL语言编码，在赛灵思Vivado 2018.3平台上进行综合与布局布线，使用ALDEC Active-HDL 13和Vivado 2018.3进行仿真，并在赛灵思 Kintex-7 FPGA器件上实现。验证基于包含处理器系统、FPGA板卡及其他外设的硬件平台。以太网MAC层由三速以太网MAC IP核版本9.0实现，FPGA逻辑支持ICMPv6 Echo Request/Reply（PING）协议的解析与响应，以及UDP数据包的封装与转发。此外，设计引入部分寄存器三模冗余策略，以降低航空航天环境中单粒子翻转的影响。

關(guān)鍵詞： SpaceWire RGMII FPGA 桥接设计 ICMPv6

中圖分類(lèi)號(hào)：TN79+1 文獻(xiàn)標(biāo)志碼：A DOI: 10.16157/j.issn.0258-7998.257644
中文引用格式： 路瑤，王顯，李嘉林. 基于FPGA的SpaceWire接口與RGMII接口之間的橋接設(shè)計(jì)[J]. 電子技術(shù)應(yīng)用，2026，52(6)：141-150.
英文引用格式： Lu Yao，Wang Xian，Li Jialin. A conflict resolved transceiver design between SpaceWire and Ethernet-MAC layer based on FPGA[J]. Application of Electronic Technique，2026，52(6)：141-150.

A conflict resolved transceiver design between SpaceWire and Ethernet-MAC layer based on FPGA

Lu Yao，Wang Xian，Li Jialin

Beijing Institute of Control Engineering

Abstract： This paper presents an FPGA-based bridge design between the SpaceWire interface and the RGMII interface. The host computer can inject data packets into the SpaceWire interface at a specified throughput, which are subsequently output from the FPGA’s RGMII interface in the form of Ethernet MAC-layer protocol data. Concurrently, the design supports receiving Ethernet data packets via the RGMII interface and transmitting them to the host computer over the SpaceWire bus. The proposed bridge is compatible with Ethernet data rates of 10/100/1000 Mb/s and supports both full-duplex and half-duplex modes. The design is implemented in VHDL and synthesized and placed-and-routed using Xilinx Vivado 2018.3, simulated with ALDEC Active-HDL 13 and Vivado 2018.3, and deployed on a Xilinx Kintex-7 FPGA device. Validation is conducted on a hardware platform comprising a processor system, FPGA board, and peripheral devices. The Ethernet MAC layer is realized using the Xilinx Tri-Mode Ethernet MAC IP core version 9.0, with the FPGA logic supporting parsing and responding to ICMPv6 Echo Request/Reply (PING) messages, as well as encapsulation and forwarding of UDP packets. Furthermore, a partial register Triple Modular Redundancy strategy is incorporated to mitigate the impact of single-event upsets in aerospace environments.

Key words : SpaceWire；RGMII；FPGA；bridge design；ICMPv6；UDP；triple modular redundancy

引言

SpaceWire是一種高速、點(diǎn)對(duì)點(diǎn)、全雙工串行總線網(wǎng)絡(luò)標(biāo)準(zhǔn)，被廣泛應(yīng)用于航天器電子系[1]。作為一種專(zhuān)為空間環(huán)境設(shè)計(jì)的通信協(xié)議，SpaceWire旨在為航天器各分系統(tǒng)與有效載荷之間提供可靠、確定性的數(shù)據(jù)通信服務(wù)[2]。該標(biāo)準(zhǔn)符合ECSS-E-ST-50-12C規(guī)范[3]（最新為Rev.2），由歐洲空間局（ESA）和英國(guó)STAR-Dundee公司于2000年共同制定，其技術(shù)核心源于IEEE 1355標(biāo)準(zhǔn)和LVDS（低壓差分信號(hào)）物理層[4]。SpaceWire支持200 Mb/s至400 Mb/s的高數(shù)據(jù)傳輸速率，并具有良好的抗輻射和抗干擾性能[5]。該標(biāo)準(zhǔn)于2003年、2005年、2008年[6]和2010年經(jīng)過(guò)多次更新和補(bǔ)充，現(xiàn)在已經(jīng)形成了一個(gè)比較完善的標(biāo)準(zhǔn)體系。

SpaceWire采用數(shù)據(jù)-字符交換的鏈路層協(xié)議，通過(guò)“路徑尋址”和“邏輯尋址”方式，能夠靈活構(gòu)建由路由交換機(jī)互聯(lián)的復(fù)雜星載網(wǎng)絡(luò)拓?fù)洹Ｓ捎谄涓呖煽啃浴㈧`活的網(wǎng)絡(luò)構(gòu)建能力以及對(duì)空間環(huán)境的良好適應(yīng)性，SpaceWire已成為國(guó)際航天領(lǐng)域的主流在軌互聯(lián)技術(shù)之一[7]，尤其在遙感衛(wèi)星、科學(xué)探測(cè)衛(wèi)星及深空探測(cè)器的數(shù)據(jù)系統(tǒng)中得到廣泛應(yīng)用。

本文引入SpaceWire概念的主要原因是，該協(xié)議雖在航天應(yīng)用中表現(xiàn)出色，但存在點(diǎn)對(duì)點(diǎn)通信的局限性，廣播無(wú)法實(shí)現(xiàn)，傳輸速率難以滿(mǎn)足日益增長(zhǎng)的高速數(shù)據(jù)需求，因此需要通過(guò)橋接設(shè)計(jì)將其與更高速的以太網(wǎng)接口集成，以擴(kuò)展其在現(xiàn)代星載系統(tǒng)中的適用性。

SpaceWire協(xié)議主要面向航天應(yīng)用，自2003年起即開(kāi)始在實(shí)際型號(hào)中部署。經(jīng)過(guò)二十余年的發(fā)展，該標(biāo)準(zhǔn)已能有效支撐星載電子系統(tǒng)的分布式和網(wǎng)絡(luò)化應(yīng)用[8]。然而，由于其點(diǎn)對(duì)點(diǎn)特性，無(wú)法實(shí)現(xiàn)廣播功能。近年來(lái)，隨著高速SpaceWire技術(shù)的進(jìn)步，業(yè)界開(kāi)發(fā)了高速SpaceWire協(xié)議IP，將傳輸速率從200 Mb/s提升至400 Mb/s以上[9]，部分滿(mǎn)足了系統(tǒng)對(duì)速率的需求。但對(duì)于星上更高傳輸速率的要求，工程實(shí)現(xiàn)仍面臨瓶頸。

以太網(wǎng)是一種廣泛應(yīng)用于通信和傳輸領(lǐng)域的成熟技術(shù)協(xié)議[10]。自Xerox公司于1973年提出并實(shí)現(xiàn)以來(lái)，已發(fā)展多代。通過(guò)采用以太網(wǎng)IPv6協(xié)議，IPv6協(xié)議支持大規(guī)模地址分配，適合星間組網(wǎng)，這在星載系統(tǒng)中可對(duì)應(yīng)數(shù)千個(gè)子系統(tǒng)[11]。得益于以太網(wǎng)的廣播機(jī)制，所有節(jié)點(diǎn)均可接收數(shù)據(jù)包。近年來(lái)，以太網(wǎng)支持的數(shù)據(jù)訪問(wèn)速率快速發(fā)展[12-13]。因此，隨著航空航天領(lǐng)域數(shù)據(jù)傳輸速度需求的不斷增長(zhǎng)，必須引入以太網(wǎng)接口來(lái)滿(mǎn)足系統(tǒng)對(duì)傳輸容量和速度要求[14]。在獨(dú)立星載系統(tǒng)之間，傳輸速率有時(shí)可高達(dá)千兆。

此外，SpaceWire接口已在眾多封裝芯片或現(xiàn)成產(chǎn)品中廣泛集成。因此，當(dāng)系統(tǒng)設(shè)計(jì)面臨無(wú)法更改僅配備SpaceWire接口的單機(jī)硬件現(xiàn)狀，而整個(gè)星載計(jì)算機(jī)系統(tǒng)設(shè)計(jì)方案中未保留SpaceWire接口資源、僅提供以太網(wǎng)通信接口，且要求千兆速率時(shí)，便需要在系統(tǒng)中加入SpaceWire與以太網(wǎng)之間的橋接設(shè)計(jì)，以滿(mǎn)足相關(guān)設(shè)計(jì)要求。該橋接可將基于SpaceWire的現(xiàn)有星載系統(tǒng)接入由外部設(shè)備建立的以太網(wǎng)網(wǎng)絡(luò)，實(shí)現(xiàn)雙向數(shù)據(jù)通信。同時(shí)，系統(tǒng)設(shè)計(jì)中可能存在多個(gè)SpaceWire接口源，同時(shí)連接至同一或多個(gè)以太網(wǎng)MAC接口，易引發(fā)數(shù)據(jù)量沖突或接口沖突。在資源受限條件下，橋接設(shè)計(jì)需支持多個(gè)SpaceWire接口與多個(gè)以太網(wǎng)接口的數(shù)據(jù)通路，并解決兩端數(shù)據(jù)通信中的潛在數(shù)據(jù)流沖突問(wèn)題[15]。

FPGA制造商賽靈思推出的三速以太網(wǎng)MAC IP核版本9.0，該IP核主要實(shí)現(xiàn)MAC層，支持BASE-T標(biāo)準(zhǔn)的10 Mb/s、100 Mb/s和1 000 Mb/s速率，以及半/全雙工操作。在10 Mb/s/100 Mb/s模式下，采用MII接口；在1 000 Mb/s模式下，采用GMII/RGMII接口連接器件；同時(shí)支持SGMII/1000BASE-X PCS/PMA接口，與GTX串行高速收發(fā)器配合實(shí)現(xiàn)高速數(shù)據(jù)傳輸；可選擇RGMII/GMII/MII/SGMII接口協(xié)議與外部PHY芯片連接，實(shí)現(xiàn)物理層功能[16]；支持MDIO管理接口配置PHY芯片寄存器，并提供流量控制和地址過(guò)濾等功能[17]。

以太網(wǎng)MAC控制器IP核的解決方案主要聚焦于數(shù)據(jù)鏈路層的MAC子層，物理層可通過(guò)PHY芯片實(shí)現(xiàn)。MAC層一方面將用戶(hù)邏輯產(chǎn)生的數(shù)據(jù)添加前導(dǎo)碼、幀起始定界符和幀校驗(yàn)碼[18]，封裝成標(biāo)準(zhǔn)以太網(wǎng)IPv6數(shù)據(jù)幀格式后，發(fā)送至物理層芯片；另一方面，對(duì)從物理層接收的數(shù)據(jù)去除前導(dǎo)碼、幀起始定界符和幀校驗(yàn)碼。該IP核本身不支持以太網(wǎng)協(xié)議幀的解析和封裝[19]，需要在FPGA橋接邏輯中實(shí)現(xiàn)。本設(shè)計(jì)支持UDP和PING協(xié)議。

本文詳細(xì)內(nèi)容請(qǐng)下載：

http://www.tom3567.com/resource/share/2000007117

作者信息：

路瑤，王顯，李嘉林

（北京控制工程研究所，北京 100190）

原創(chuàng)聲明：此內(nèi)容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權(quán)禁止轉(zhuǎn)載。

相關(guān)內(nèi)容