5 月 25 日消息，在今日的國際電路與系統研討會（ISCAS 2026）上，華為公司董事、半導體業務部總裁何庭波表示，將于今年秋季面世的麒麟手機芯片率先采用了邏輯折疊（LogicFolding）技術，性能大幅提升。
根據演講的 PPT 內容，華為麒麟 2026 芯片（未公布正式名稱）相比傳統的 2D 設計芯片，晶體管密度提升 53.5%，達到 238 MTr / mm2，P 核能效提升 41%，峰值頻率提升 12.7%。
另一張 PPT 則顯示，按照韜（τ）定律路線，2026 年的芯片 P 核頻率將達到 3.1GHz。參考此前報道，麒麟 9030 Pro 的頻率為 2.75GHz，麒麟 2026 芯片的峰值頻率提升 12.7%，恰好就是 3.1GHz。
此外，后續頻率和晶體管密度穩步提升，2031 年預計達到 400+MTr / mm2 晶體管密度、5.0GHz 主頻。
本站內容除特別聲明的原創文章之外，轉載內容只為傳遞更多信息，并不代表本網站贊同其觀點。轉載的所有的文章、圖片、音/視頻文件等資料的版權歸版權所有權人所有。本站采用的非本站原創文章及圖片等內容無法一一聯系確認版權者。如涉及作品內容、版權和其它問題，請及時通過電子郵件或電話通知我們，以便迅速采取適當措施，避免給雙方造成不必要的經濟損失。聯系電話：010-82306118；郵箱：aet@chinaaet.com。