《電子技術應用》
您所在的位置:首頁 > 嵌入式技术 > 设计应用 > 基于FPGA的LVDS多通道视频流自动校准设计与实现
基于FPGA的LVDS多通道视频流自动校准设计与实现
电子技术应用
陈宁1,谯谊1,雷伟林2,杜柏峰2,赵阳生2
1.利亚德集团 智能显示研究院;2.中国石油大学(北京) 信息科学与工程学院/人工智能学院
摘要: 基于Micro-LED产品系列,设计了一种基于FPGA的LVDS自动校准多通道视频流传输系统。系统平台外挂GSV2011解码芯片,把解码得到的2K@120 Hz/4K@60 Hz视频流信号,通过自定义封装为80 bit数据推送到LYDNT27001恒流源显示驱动芯片。系统中视频流数据传输涉及多级FPGA芯片数据传输,使用LVDS低压差分传输技术,在数据流传输过程中找到参考端和监视端信号,从而去调节SerDes中数据位对齐和采样稳定性的问题。该系统视频流数据通过LVDS多通道传输,传输速率可达10 Gb/s。此试验工程表明,该系统能够稳定、可靠、高效工作,具备一定的工程实用价值。
中圖分類號:TP274 文獻標志碼:A DOI: 10.16157/j.issn.0258-7998.244839
中文引用格式: 陳寧,譙誼,雷偉林,等. 基于FPGA的LVDS多通道視頻流自動校準設計與實現[J]. 電子技術應用,2024,50(6):84-88.
英文引用格式: Chen Ning,Qiao Yi,Lei Weilin,et al. Design and implementation of automatic calibration with LVDS multi-channel video stream based on FPGA[J]. Application of Electronic Technique,2024,50(6):84-88.
Design and implementation of automatic calibration with LVDS multi-channel video stream based on FPGA
Chen Ning1,Qiao Yi1,Lei Weilin2,Du Baifeng2,Zhao Yangsheng2
1.Leyard Group, Intelligent Display Research Institute;2.School of Information Science and Engineering / School of Artificial Intelligence, China University of Petroleum (Beijing)
Abstract: Based on the Micro-LED product series, this experimental project has designed an FPGA-based LVDS automatic calibration for the multi-channel video stream transmission system. The system platform is equipped with an external GSV2011 decoding chip, which converts the obtained 2K@120 Hz/4K@60 Hz video stream signals into 80-bit data package according to custom specifications, and then pushes them to the LYDNT27001 constant current source display driver chip. In thise system, the video stream data transmission involves multiple levels of FPGA chip data transfer, utilizing LVDS low-voltage differential transmission technology. In order to adjust the data bit alignment and sampling stability issues with the SerDes, the reference and monitor signals are identified during the process of data stream transmission video stream data of this system transmits through LVDS multiple channels, which can achieve a transmission rate of up to 10 Gb/s. This experimental project demonstrates that the system can operate stably, reliably, and efficiently, therefore it has certain practical value in engineering field.
Key words : FPGA;LVDS;SerDes;Micro-LED;automatic calibration

引言

隨著信息時代的蓬勃發展,顯示行業需求的提高,主流顯示技術QLED、MiniLED、OLED,逐漸被新一代Micro-LED微顯示器技術所取代。Micro-LED具有高分辨率、高色域、高穩定性、低功耗、尺寸小、壽命長等諸多優點,已成為工業界研究的熱點[1-3]。市場上Micro-LED恒流源驅動芯片能夠搭載高分辨率的視頻流數據。這意味著視頻流傳輸需要更大的帶寬,更高的傳輸速率。

在高速通信領域中一般采用串行/解串器SerDes技術去做多通道并行通信,SerDes處理信號走LVDS差分端口。通過LVDS低壓差分技術傳輸信號,LVDS比傳統接口有較低的電壓擺幅,較強的抗干擾能力,較高的傳輸速率等優點[4]。由于是高速傳輸,時鐘的采樣具有不穩定性和數據位對齊等問題。傳統的處理方法是通過在PC編寫軟件對采集的數據進行比較,從而確保通道采樣的正確性[5],通過上位機采集,使得系統設計更為復雜,調節通道中數據位對齊需要一個個數據測試,時間較長。隨著芯片技術的發展,現在高端FPGA芯片中具有GT收發器硬核資源,把數據和時鐘綁定在一起,通過特殊的編碼方案(例如8B/10B編碼方案)傳輸到接收端,確保通道中數據的正確性[6-9],但是芯片成本較高,在工程應用上浪費資源。也有通過眼圖去觀察數據的采樣率,確保通道中數據能夠被正確接收[10]。本系統采用Xilinx FPGA xc7s15芯片,該芯片不具備GT收發器等資源。由于無法將時鐘和數據綁定到同一通道,因此在PCB硬件走線時會有差分時鐘線和差分數據線。具體來說本系統設計方案主要體現在以下幾個方面:(1)通過Xilinx原語去把串行數據轉換為并行數據,差分時鐘轉為單端時鐘,并且用單端時鐘去采樣通道數據;(2)通過尋找參考端和監視端自適應去調節BITSLIP數據位對齊模塊和采樣穩定性IDELAY模塊;(3)把采樣得到的數據推送到恒流源芯片中。本系統在節省芯片購買成本的同時,保證了視頻流數據能夠高效、可靠、穩定地傳輸,具備實際工程應用價值。


本文詳細內容請下載:

http://www.tom3567.com/resource/share/2000006036


作者信息:

陳寧1,譙誼1,雷偉林2,杜柏峰2,趙陽生2

(1.利亞德集團 智能顯示研究院,北京 100089;2.中國石油大學(北京) 信息科學與工程學院/人工智能學院,北京 102249)


Magazine.Subscription.jpg

此內容為AET網站原創,未經授權禁止轉載。
主站蜘蛛池模板: 国产精品福利在线观看| 久久久久99精品久久久久| 欧美精品成人在线| 久久艹中文字幕| 萌白酱国产一区二区| 一区二区三区四区视频在线观看| 国产精品免费成人| 欧美精品久久久久a| 国产精品亚洲天堂| 国产专区精品视频| 日日碰狠狠丁香久燥| 久久久久国产精品视频| 久久久欧美精品| 精品无码久久久久久久动漫| 国产黄页在线观看| 国产欧美日韩免费看aⅴ视频| 日本精品一区在线观看| 91成人福利在线| 欧美中文在线视频| 77777亚洲午夜久久多人| 日本视频一区二区不卡| www亚洲精品| 久久精品99国产| 欧美精品尤物在线| 国产精品久久久久久久久婷婷| 日韩精品大片| 日本国产欧美一区二区三区| 国产欧美日韩专区发布| 尤物国产精品| 青春草国产视频| 欧美日韩高清免费| 日韩欧美在线播放视频| 91精品视频播放| 欧美精品第三页| 色婷婷综合成人av| 欧美中文字幕精品| 久久精品日韩精品| 日韩欧美精品在线不卡| 欧美中文字幕视频| 精品人妻一区二区三区四区在线| 日韩视频专区|