《電子技術應用》
您所在的位置:首頁 > 可编程逻辑 > 业界动态 > Xilinx FPGA开发工具总结

Xilinx FPGA开发工具总结

2018-05-28
關鍵詞: Xilinx FPGA constraintfie

  在xilinx下每種操作其實都對應著一種工具,邏輯綜合,網表與constraint fie的合并,布局布線等等。下面就對各個工具做一個總結。

  1、XST(Xilinx Synthesis Technology)是xilinx退出的邏輯語言綜合工具,它所做的就是把HDL語言表述的邏輯綜合成特定的網表文件(netlist file),即NGC文件。NGC包含著電路的邏輯設計。

  2、ngdbuild,在xilinx的ise集成開發環境下有一步叫Translate其實就是對應著ngdbuild操作,ngdbuild讀取xst產生的NGC網表文件,結合ucf(user constraint file),生成一個NGD文件(Native Generic Database),這個文件對設計的邏輯描述,包含各種邏輯單元,比如,與門,非門,LUT,flip-flop以及RAM。在ngdbuild操作完成之后,會產生一個.bld的報告,用來記錄ngdbuild操作的各種信息。

  3、map,在xilinx的ise集成開發環境下同樣也有一部叫map就對應著map操作,map讀取ngdbuild產生的NGD網表文件,然后把NGD網表文件中包含的邏輯原件(與非門以及RAM等)映射成FPGA中的元件,map的輸出一個是.ncd文件,一個是.pcf文件。在map操作完成之后,會產生一個.mrp的報告,用來記錄map過程中的各種信息。

  4、par,par所做的操作就是布局布線,par的輸入是map操作的輸出文件.ncd文件和.pcf文件,par的輸出也是一個.ncd文件,這兩個.ncd文件,名稱是不同的,在map操作完成之后,也會產生一個.par的報告,用來記錄par過程中的各種信息,同時par還會產生PAD、CSV、TXT file用來記錄管腳的分配信息。

  5、bitgen,bitgen就是產生配置流的操作,bitgen的輸入就是par操作的輸出文件.ncd文件,bit的輸出如果沒有指明,默認就是routed.bit文件,同樣在bitgen操作完成之后,會產生一個.bgn文件用來記錄bitgen過程中的各種信息。


本站內容除特別聲明的原創文章之外,轉載內容只為傳遞更多信息,并不代表本網站贊同其觀點。轉載的所有的文章、圖片、音/視頻文件等資料的版權歸版權所有權人所有。本站采用的非本站原創文章及圖片等內容無法一一聯系確認版權者。如涉及作品內容、版權和其它問題,請及時通過電子郵件或電話通知我們,以便迅速采取適當措施,避免給雙方造成不必要的經濟損失。聯系電話:010-82306118;郵箱:aet@chinaaet.com。
主站蜘蛛池模板: 久久精品.com| 国产麻豆日韩| 麻豆久久久9性大片| 国产精品自拍首页| 久久久免费精品视频| 久久视频精品在线| 久久免费在线观看| 日韩在线高清视频| 日本高清视频一区二区三区| 国产精品一区二区在线观看| 视频在线一区二区三区| 日韩视频免费看| 久久国产精品网站| www高清在线视频日韩欧美| 国产精品自拍合集| 日韩在线免费视频观看| 国产精品热视频| 天天干天天操天天干天天操| 91国产在线精品| 日韩一区视频在线| 国产高清精品在线观看| 欧美乱大交xxxxx潮喷l头像| 国模吧一区二区| 久久超碰亚洲| 不卡av在线网站| 国产成人精品午夜| 国产精品免费成人| 欧美亚洲激情在线| 日本高清视频一区二区三区| 国产精品91久久久久久| 久久久国产在线视频| 美女精品国产| 日本精品一区二区三区不卡无字幕| 91国偷自产一区二区三区的观看方式| 欧美亚洲精品日韩| 亚洲欧洲精品在线| 国产精品热视频| 黄色国产精品一区二区三区| 日韩一级特黄毛片| 91精品久久久久久久久久久久久久| 精品人妻人人做人人爽|