為了提高下一代可編程器件的設計效能,Altera公司宣布為Quartus II軟件引入功能強勁的Spectra-Q?引擎,通過縮短編譯時間及減少設計過程中的迭代次數,可有效簡化FPGA和SoC的設計,從而縮短產品面市時間。
提高開發效能迫在眉睫
新一代的可編程器件,具有數百萬個邏輯單元,支持幾百個接口協議,還提供新的硬核功能模塊,極大地提高器件功能的同時,也使得器件復雜度飛速增加。因此,必須增強軟件設計工具的效能,以適應更嚴格的時間線和更多的設計迭代要求。
以Altera的產品為例,十代以前的Stratix產品,其能力呈漸進式提高。但是到了Arria10和Stratix10產品,器件的功能和復雜性有一個比較大的提升。Altera公司軟件和DSP產品市場經理 Albert Chang表示:“一般來講,為了滿足客戶對效率的要求,Quartus設計軟件的編譯能力要比硬件產品領先一步。但是對于Arria10和Stratix10來說,僅通過改善編譯時間不足以滿足客戶對效率和效能的設計需求。我們必須另辟蹊徑。”
漸進式優化和分層設計流程
Spectra-Q引擎提供快速算法,支持漸進式設計修改,用戶可以單獨在每一級重新輸入和漸進式優化,分級式編譯支持編譯時間加速,用戶無需進行全設計編譯。
Spectra-Q引擎還具有分層數據庫,分層設計流程支持IP重用和可選IP重新編譯。用戶可以在不同層面上實現IP模塊,同時在修改設計其他部分時可以保留IP模塊的布局布線信息不變,這有助于實現穩定的設計,避免了不必要的時序收斂投入,縮短了編譯時間。
統一的編譯器技術和工具
Spectra-Q新引擎還包括了一個通用高級設計編譯器,其結果質量更好,實現了Quartus II軟件與各種不同前端工具的無縫集成。
Spectra-Q新引擎還為軟件、硬件和DSP等設計人員提供了快速跟蹤設計輸入功能。通過多個通用設計流程,設計人員可采用自己喜歡的語言或者設計環境,以更出色的效率針對FPGA進行設計。除了支持最新的HDL語言,新引擎還支持Altera為HLS? (高級綜合)提供的A++新編譯器,從C或者C++語言中建立IP內核,通過更快速的仿真和IP生成大幅度提高生產能力。
Blueprint輕松實現物理接口布局
在此之前,用戶在IO引腳的設計和布局上往往會浪費兩到三個月的時間,而BluePrint平臺設計工具可將其縮短至一個月內。BluePrint是業界第一款支持設計人員探查體系結構、以更高的效率分配接口的平臺設計工具。這一工具支持設計人員通過實時濾波器檢查來探查并建立合法的IO布局前端,設計迭代次數減少了10倍。工具還含有時鐘和內核規劃功能,極大減少了時序收斂所需要的設計迭代次數。
