基于FPGA的高性能离散小波变换设计
作者：王亚娟 旷捷 倪奎 王安文
摘要： 在数字信号处理领域，小波变换无论在理论研究还是工程应用方面都具有广泛的价值，因此高性能离散小波变换的FPGA实现架构的研究就显得尤为重要。本文针对db8 (Daubechies 8)小波设计了一个16阶16位的正、反变换系统，用DE2开发板进行了系统验证，在FPGA的逻辑单元资源消耗12%的情况下，正、反变换的最高时钟频率分别达到了217.72MHz、217.58MHz。对比同类文献，本设计在最高处理速度方面具有明显的优势。在此基础上，考虑到通用性的要求，本文还设计了一种小波种类可选、小波阶数可调的通用小波变换FPGA架构，该通用小波正、反变换系统的最高时钟频率分别为114.10 MHz、152.09 MHz。此结构具有通用性强的特点，可高性能实现多种小波变换。设计采用DA(Distributed Arithmetic)算法和LUT(Look-Up Table)技术来实现小波变换中的滤波器，并使用流水线结构以及调用Altera 提供的IP核完成了设计的优化，用MATLAB验证了设计的功能。
Abstract：
Key words :
摘 要：在數(shù)字信號處理領域，小波變換無論在理論研究還是工程應用方面都具有廣泛的價值，因此高性能離散小波變換的FPGA實現(xiàn)架構的研究就顯得尤為重要。本文針對db8 (Daubechies 8)小波設計了一個16階16位的正、反變換系統(tǒng)，用DE2開發(fā)板進行了系統(tǒng)驗證，在FPGA的邏輯單元資源消耗12%的情況下，正、反變換的最高時鐘頻率分別達到了217.72MHz、217.58MHz。對比同類文獻，本設計在最高處理速度方面具有明顯的優(yōu)勢。在此基礎上，考慮到通用性的要求，本文還設計了一種小波種類可選、小波階數(shù)可調(diào)的通用小波變換FPGA架構，該通用小波正、反變換系統(tǒng)的最高時鐘頻率分別為114.10 MHz、152.09 MHz。此結構具有通用性強的特點，可高性能實現(xiàn)多種小波變換。設計采用DA(Distributed Arithmetic)算法和LUT(Look-Up Table)技術來實現(xiàn)小波變換中的濾波器，并使用流水線結構以及調(diào)用Altera 提供的IP核完成了設計的優(yōu)化，用MATLAB驗證了設計的功能。
關鍵詞：DWT；IDWT；FPGA；Mallat算法；DA算法
此內(nèi)容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權禁止轉(zhuǎn)載。