內容簡介：提出了一種基于FPGA的SpaceWire接口與RGMII接口之間的橋接設計。上位機可通過SpaceWire接口以特定吞吐量注入數據包，并以以太網MAC層協議數據形式從FPGA的RGMII接口輸出。同時，該設計支持從RGMII接口接收以太網數據包，并通過SpaceWire總線傳輸至上位機。橋接方案兼容10/100/1000 Mb/s以太網數據速率，支持全雙工和半雙工模式。設計采用VHDL語言編碼，在賽靈思Vivado 2018.3平臺上進行綜合與布局布線，使用ALDEC Active-HDL 13和Vivado 2018.3進行仿真，并在賽靈思 Kintex-7 FPGA器件上實現。驗證基于包含處理器系統、FPGA板卡及其他外設的硬件平臺。以太網MAC層由三速以太網MAC IP核版本9.0實現，FPGA邏輯支持ICMPv6 Echo Request/Reply（PING）協議的解析與響應，以及UDP數據包的封裝與轉發。此外，設計引入部分寄存器三模冗余策略，以降低航空航天環境中單粒子翻轉的影響。
