內容簡介：近年來，現場可編程門陣列（FPGA）在高性能計算、航空航天、通信系統等關鍵重要領域的應用逐漸廣泛、功能愈發重要，FPGA軟件測試重要性與日俱增，然而FPGA軟件測試始終面臨知識產權核（IP核）測試不充分的問題。提出了一種基于代碼審查的黑盒測試方法，該方法將代碼靜態分析與黑盒測試相結合，旨在提升測試充分性。首先回顧了FPGA軟件測試的現狀，分析了動態與靜態分析技術的局限，明確了黑盒測試在IP核驗證中的重要性。隨后，構建了基于代碼審查的黑盒測試框架，包括規則檢查與配置項檢查兩大核心環節，用于識別并解決設計中的潛在問題。通過PLL IP核復位信號缺失與RS422接口LVDS原語終端阻抗匹配錯誤的案例分析，展示了該方法在FPGA測試項目中的有效應用。
