內容簡介：隨著高性能處理器并行度要求的提高，VLIW編譯器的弊端也逐步顯現，如何平衡代碼的正確性和性能成為首要目標。VLIW編譯器無法通過有限的代碼信息去深度挖掘指令并行性，從而導致指令資源沖突等問題。因此，提出一種基于內核的異常處理方案，在保證代碼運行正確性的同時，提高指令的并行度。以C6000系列DSP為例，針對C6000編譯器的弊端，開發內核異常處理方案，通過內核異常中斷確保代碼優化的正確性。最后通過C66x內核資源沖突的典型案例，驗證了該異常處理方案的實用性，為VLIW架構處理器程序優化提供方向。