| 基于DSP Builder的插值滤波器的设计及FPGA实现 | |
| 所屬分類：参考设计 | |
| 上傳者：aet | |
| 文檔大小：387 K | |
| 標簽： SoPC | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：在数字接收机中，通常需要对采样的数据进行一定倍数的插值。采用Altera公司的DSP Builder设计工具，在MATLAB/Simulink中建立相应的算法模型并仿真。通过引入回路硬件模块，将硬件平台接入由Simulink构建的仿真测试回路中进行软硬件协同仿真，最后可以直接生成FPGA的下载文件。该方法简化了设计流程，降低了开发成本和周期，具有广阔的应用前景。 | |
| 現在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統工程研究所版權所有 京ICP備10017138號-2