| 基于组件复用的可重构I²C总线读写控制电路设计 | |
| 所屬分類：技术论文 | |
| 上傳者：wwei | |
| 文檔大小：4406 K | |
| 標簽： 可重构组件复用 I²C总线读写控制 FPGA设计 | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：现代软件无线电架构中通常为了满足软件实时性而采用FPGA作预处理功能，但随着软件无线电系统不断朝综合化和智能化方向发展，如何应对各类复杂使用场景给系统设计者带来越来越多的挑战。面对不断激增的需求，FPGA设计中经常暴露出可移植性差、平台依赖性强、程序对开发人员的依赖度高、系统集成与整合度难度大等问题。选取电子装备中常用的I²C总线控制部分，借鉴软件工程中“高内聚、低耦合”的模块化设计思想，提出一种总线控制电路的优化策略，即基于组件复用的方法设计了一种可重构I²C总线读写控制电路。该电路具备按需配置波特率功能，同时具有可选的APB接口以及中断功能，提供读/写数据位宽分别为1 B/2 B/4 B系列控制组件，并通过配置系列组件的方式重构读/写数据位宽。该电路具有实际的工程价值且已成功应用于不同项目以及TPAFEA008、ADT75和LTC2991等常用器件上。 | |
| 現在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統工程研究所版權所有 京ICP備10017138號-2