| 一种应用分段式电容阵列的20 MS/s 10-bit SAR ADC* | |
| 所屬分類：技术论文 | |
| 上傳者：zhoubin333 | |
| 文檔大小：4686 K | |
| 標簽： SAR ADC 分段式电容阵列 比较器校准 | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：设计了一个10位分辨率，20 MS/s采样率的逐次逼近型模拟数字转换器（SAR ADC）。该电路通过采用分段式电容阵列设计，缩短了量化过程中高位电容翻转后所需要的稳定时间，从而提高了量化速度。此外，还提出了一种新颖、高效的比较器校准方法，以较低的成本实现了比较器失调电压的抑制。该ADC芯片基于180 nm CMOS工艺设计制造，核心面积为0.213 5 mm2。实际测试结果表明，在1.8 V电源电压、20 MS/s采样频率下，该ADC的信号噪声失真比（SNDR）达到了58.24 dB。 | |
| 現在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統工程研究所版權所有 京ICP備10017138號-2