| 基于Cadence Integrity 3D-IC的异构集成封装系统级LVS检查 | |
| 所屬分類：技术论文 | |
| 上傳者：zhoubin333 | |
| 文檔大小：3395 K | |
| 標(biāo)簽： 异构集成 先进封装 系统级LVS | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：随着硅工艺尺寸发展到单纳米水平，摩尔定律的延续越来越困难。2D Flip-Chip、2.5D、3D等异构集成的先进封装解决方案将继续满足小型化、高性能、低成本的市场需求，成为延续摩尔定律的主要方向。但它也提出了新的挑战，特别是对于系统级的LVS检查。采用Cadence Integrity 3D-IC平台工具，针对不同类型的先进封装，进行了系统级LVS检查验证，充分验证了该工具的有效性和实用性，保证了异构集成封装系统解决方案的可靠性。 | |
| 現(xiàn)在下載 | |
| VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2