| 基于FPGA的卷积神经网络并行加速器设计 | |
| 所屬分類：技术论文 | |
| 上傳者：aetmagazine | |
| 文檔大小：434 K | |
| 標簽： 并行计算 卷积神经网络 加速器 | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：近年来，卷积神经网络在许多领域中发挥着越来越重要的作用，然而功耗和速度是限制其应用的主要因素。为了克服其限制因素,设计一种基于FPGA平台的卷积神经网络并行加速器，以Ultra96-V2 为实验开发平台，而且卷积神经网络计算IP核的设计实现采用了高级设计综合工具，使用Vivado开发工具完成了基于FPGA的卷积神经网络加速器系统设计实现。通过对GPU和CPU识别率的对比实验，基于FPGA优化设计的卷积神经网络处理一张图片的时间比CPU要少得多，相比GPU功耗减少30倍以上，显示了基于FPGA加速器设计的性能和功耗优势，验证了该方法的有效性。 | |
| 現在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統工程研究所版權所有 京ICP備10017138號-2