| 基于InP HBT工艺的50 Gb/s 1:4量化降速电路 | |
| 所屬分類：技术论文 | |
| 上傳者：aetmagazine | |
| 文檔大小：676 K | |
| 標(biāo)簽： 高速电路 比较器 分接器 | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：基于南京电子器件研究所的0.7 μm InP HBT工艺设计了一种数据转换速率达到50 Gb/s的1:4量化降速芯片。该芯片同时将前端高速高灵敏度比较器与一个1:4分接器集成到单芯片中，能够直接一次性实现对2～18 GHz带宽的模拟输入信号的可靠接收和降速处理，输入信号灵敏度在芯片最高工作速率下达到1 mV，工作电压3.3 V，芯片功耗1.5 W，最高数据转换速率达到50 Gb/s，输出数据信号与时钟信号幅值均达到200 mV。 | |
| 現(xiàn)在下載 | |
| VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2