| Construction Strategy of ESD P | |
| 所屬分類：白皮书 | |
| 上傳者：serena | |
| 標(biāo)簽： CMOS 静电放电 集成电路 | |
| 所需積分：1分積分不夠怎么辦？ | |
| 文檔介紹： 1 引言 静电放电（ESD，Electrostatic Discharge）给电子器件环境会带来破坏性的后果。 它是造成集成电路失效的主要原因之一。随着集成电路工艺不断发展，互补金属氧化物半导体（CMOS，Complementary Metal-Oxide Semiconductor）的特征尺寸不断缩小，金属氧化物半导体(MOS, Metal-Oxide Semiconductor)的栅氧厚度越来越薄，MOS 管能承受的电流和电压也越来越小，因此要进一步优化电路的抗ESD 性能，需要从全芯片ESD保护结构的设计来进行考虑。 | |
| 現(xiàn)在下載 | |
| VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2