| 使用时钟PLL的源同步系统时序分析 | |
| 所屬分類(lèi)：技术论文 | |
| 上傳者：serena | |
| 標(biāo)簽： 时钟PLL | |
| 所需積分：1分積分不夠怎么辦？ | |
| 文檔介紹： 使用时钟PLL的源同步系统时序分析 （一）回顾源同步时序计算 ，下面解释以上公式中各参数的意义： Etch Delay：与常说的飞行时间(Flight Time)意义相同，其值并不是从仿真直接得到，而是通过仿真结果的后处理得来。 请看下面图示： 图一为实际电路，激励源从输出端，经过互连到达接收端，传输延时如图示Rmin，Rmax，Fmin，Fmax。 图二为对应输出端的测试负载电路，测试负载延时如图示Rising，Falling。通过这两组值就可以计算得到Etch Delay 的最大和最小值。 | |
| 現(xiàn)在下載 | |
| VIP會(huì)員，AET專(zhuān)家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
时钟PLL 相關(guān)資源
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2