陳新光 李翔宇 孫義和 清華大學微電子學研究所(北京 100084)

引言

粒子探測系統是用于獲取基本粒子的能量或時間等信息的信號采集、處理系統，廣泛應用于高能物理、核物理、深空探測等輻射檢測中，是粒子物理等基礎學科研究的主要實驗裝置，同時普遍存在于核醫學、交通安保等應用核技術的生產生活領域。粒子探測器讀出電路" title="讀出電路">讀出電路是核電子學中很重要的一類電路系統，它讀取來自核探測器的電荷信號，通過處理得到入射粒子的能量、時間和位置信息 [1]。

由于數字電路的發展，在上世紀九十年代，人們基于數字信號處理技術提出了新的脈沖能譜分析技術和系統，基于數字信號處理的讀出電路最大的好處在于其能更靈活地綜合成各種最佳濾波器，從而達到最高的信躁比，得到更好的能量分辨率[2]，而這些濾波器有些是很難或者是不可能通過模擬電路實現的。

梯形濾波成形算法" title="梯形濾波成形算法">梯形濾波成形算法，是將輸入的階躍信號或者指數衰減信號成形為梯形脈沖輸出，當只考慮電壓噪聲和電流噪聲時，且探測器電荷的收集時間不為零時，已經證明，梯形濾波器是最優濾波器[3]，并且適合用數字方法實現 [4]。本文給出了一種數字梯形濾波器的優化的結構設計方法。



數字梯形濾波器的整體結構

針對讀出電路前置放大器輸出為指數衰減的情形，數字梯形濾波器的原理如圖1所示，它是將指數衰減的輸入信號轉換為梯形脈沖，其傳遞函數如下式所示。

()()()()()11211111klzBzzzGHzkz−−−−−−−−=− (1)

其中，Fτ為輸入指數信號的衰減時間常數;()sFexpBtτ=−為離散化參數，G為梯形濾波器的增益;梯形的上升沿寬度為k，上升沿與平頂寬度之和為l，因此平頂寬度為l-k。ts為對系統的采樣周期。實際使用中， 由前放反饋回路RF-CF的值或實驗預先確定，斜邊長度k由噪聲特性確定，所以必須根據不同的噪聲環境調整斜邊長度k，而平頂寬度則取決于探測器的電荷收集時間tC(前放輸出上升時間)[5]。

很明顯，可以將濾波器分解成四個子模塊，其傳遞函數可以表示為：


其中：



這樣分解的目的是降低了系統設計的復雜度，對整個濾波器采用一種結構形式來實現是不可能的，而且需要的運算資源太多，很難找到最優的結構，所以一般采用簡單的子模塊并聯或者是級聯的方法來實現復雜的濾波器的結構。多個子模塊級聯存在一個級聯順序的問題，一般來說，要求出最佳配對和級聯次序是很難的，但是可以通過遵循一些簡單的規則就幾乎可以得到好的結果，這些規則主要是為了避免具有高的峰值增益的子系統，因為它們可能會引起溢出，并且可能把量化噪聲擴大[6]。在我們這個具體應用中，()1Hz的輸出是會產生溢出，但是經過分析這個溢出對運算結果沒有影響，所以可以把()1Hz安排在第一級，而為了避免剩下的積分單元產生溢出，把積分單元()4Hz安排在最后一級，其他兩個的模塊的結構一樣，先后次序沒什么影響，這樣，確定了梯形濾波器各個子模塊的次序。



對四個子模塊單獨設計，再級聯就可以得到整個濾波器的整體結構，最終的濾波器整體結構如圖2所示，下面詳細介紹各個模塊的設計。

H1(z)的結構設計

結構設計指的是將線性常系數差分方程描述的系統用加法、乘以系數和延遲等基本運算模塊的互聯所組成的結構來表示。不同的結構，不僅需要的資源是不一樣的，更重要的是，在數值精度有限的時候，它們在性能上可能有很大的差異，這個也是為什么要結構設計的原因。

濾波器的結構有很多形式，例如對于IIR濾波器，就有直接Ⅰ型、直接Ⅱ型以及他們的轉置形式，而這些形式又可以通過級聯和并聯組成更加復雜的結構。這些結構之間的差別在于：

1. 直接Ⅰ型和直接Ⅱ型所需要的延遲單元數目為傳遞函數中分子和分母延遲單元數目之和，而它們的轉置形式所需要的延遲單元數目為分子分母中延遲單元數目的最大者，所以直接Ⅰ型的轉置形式和直接Ⅱ型的轉置形式所需要的延遲單元較少。

2. 直接Ⅰ型的轉置形式和直接Ⅱ型的極點實現在前面，直接Ⅰ型和直接Ⅱ型的轉置形式的則相反，零點實現在前面。實現一個極點相當于積分操作，輸出有可能產生溢出，而零點相當于微分操作，輸出可能產生較大的截斷誤差。這樣，他們的先后次序對系統性能影響很大，需要根據輸入信號的形式選擇零極點的實現次序。

對于()1Hz子模塊，它有一個極點和一個零點，輸入信號是指數衰減信號，如果先實現極點，那么就相當于對輸入的指數衰減信號積分，必然會產生溢出，得到錯誤的結果，所以只能采用先實現零點的方式，也就是選擇直接Ⅰ型或者是直接Ⅱ型的轉置形式，考慮到減小延遲單元的個數，選擇直接Ⅱ型的轉置形式作為()1Hz子模塊的實現結構，得到其結構圖如圖3所示。

延遲數可調的延遲模塊設計

在子模塊H2(z)，H3(z)中，都含有延遲數很大的延遲單元kz−，lz−，為了適應不同的噪聲環境，還需要延遲數目k，l是可調的，其實現結構如圖4所示：

如圖4所示，延遲模塊的核心是一個雙口RAM，但是數據不是在寄存器中流動，而是通過改變寫和讀的地址來實現延遲的，它的實現原理可以總結為以下幾點：

● 通過輸入地址計數器控制依次寫入數據;

● 通過輸出地址計數器控制依次讀出數據;

● 延遲單元個數由異步復位時對輸入地址計數器和輸出地址計數器賦初值的差異來確定。

● 由于輸出不能有不確定的值，所以在每一次復位之后，如果輸出地址計數器所指向的存儲單元的值不確定，就輸出0，否則輸出地址計數器所指向的存儲單元的值。這個需要一個復位計數器來控制是輸出0還是­M中的值。

這樣，只需要在復位之前設定 DelayNum的值，就可以在復位的時候對輸入地址計數器和輸出地址計數器賦值來設定延遲單元的延遲數為DelauNum。而且，這樣的實現方式對于降低功耗也是是很有作用的，例如，對于一個延遲數是100的延遲單元，如果采用一般的實現方式，數據在寄存器中流動，那么每個時鐘觸發沿有100個寄存器需要讀寫，而采用上面所用的方式，只需要對兩個寄存器指向的RAM單元讀寫就可以了，雖然增加了一些外圍控制電路，但是開銷相對很少。此外，由于可以采用工藝廠商提供的雙口RAM宏單元，相對于寄存器組實現方式，可以大幅度降低芯片的面積和功耗。





H4(z)的實現結構

對于模塊H4(z)，它包括了一個比例因子，積分器單元和一個延遲單元，它的結構很簡單，可以采用如()1Hz同樣的結構，即直接Ⅱ型的轉置形式，這樣可以把積分器和延遲單元放入同一個結構，可以減少一個延遲單元;另外可以調整濾波器增益G的值使得比例因子Gk的值為2-n，這樣，可以通過數據轉換的方法來實現除法，例如，如果積分器的輸出是20位，而通過數據轉換只取其高14位作為濾波器的輸出，那么就相當于除以64了，這樣就不需要除法器或者是乘法器這樣的運算單元來實現了，而且這只是改變了濾波器的增益，對濾波器的性能沒有影響。

實驗結果

本文所介紹的數字梯形濾波器設計經過FPGA驗證，實現了正確的功能。圖5是實際測量得到的輸入輸出波形圖，圖中上方波形是前級模擬放大器的輸出波形，它經過ADC量化后

圖5 示波器采集的實驗系統的輸入輸出波形輸入數字濾波器，下方的波形即是經過本文設計處理后輸出梯形濾波結果再由DAC恢復出的模擬波形。

結語

本文實現了數字譜儀系統中常用的梯形濾波算法的結構設計，通過采用最佳濾波器結構以減小所需要的運算單元和延遲單元，并保證其在有限精度運算時性能不受到影響。通過采用延遲數可調的延遲單元模塊，可以改變梯形濾波器上升時間和平頂時間的寬度，以適應不同的噪聲環境，最后通過FPGA驗證了數字梯形濾波器結構設計" title="濾波器結構設計">濾波器結構設計的正確性。