擴頻通信中的窄帶干擾可以通過時域自適應濾波和頻域門限濾波的方式進行抑制。所謂窄帶干擾是指干擾的帶寬遠遠窄于信號帶寬。由于干擾信號的前后相關性很大，而有用信號的前后相關性很小，因此可以對干擾信號進行自適應跟蹤估計，然后從接收信號中減去，這就是自適應陷波技術。自適應陷波技術原理如圖1所示。
　　其中自適應濾波部分如圖2所示，稱為線性橫向自適應濾波器[^1～2]。其濾波及系數更新過程如下：
　　
　　
　　其中， μ為收斂步長因子。上面使用的收斂算法稱為LMS算法。如果信號是平穩的，則均方誤差" title="均方誤差">均方誤差將朝著均方誤差曲面的底部(最小均方誤差)方向移動，直到曲面“碗底”。但前面已經說過，信號平穩的假設在現實情況中很難成立，均方誤差曲面處在不斷變動中，因此最小均方誤差只是一種趨勢。

1 抗窄帶干擾自適應濾波器的實現
　　抗干擾算法比較適合用DSP實現，考慮到其運算復雜度，筆者選定了TI公司的TMS320C6701作為其實現器件。根據接收信號的仿真處理流程提出了一個硬件設計基本框圖，其基本結構如圖3所示。

　　其中，固定頻率下變頻模塊的作用是為了降低采樣后的信號速率，從而減小后面DSP芯片的運算量。
　　為了減少DSP的資源消耗，DSP并不是直接逐個讀取A/D" title="A/D">A/D采樣后的數據，而是在中間加了一塊FIFO，當FIFO半滿后通知DSP，DSP通過DMA方式讀入數據，進行處理。DSP處理后的數據先放在片內存儲器中，達到一定數量后以DMA方式輸出到FIFO中，后面一塊FIFO可與最后面的解調解擴模塊一塊起到速率調節的作用。信號處理流程如圖4所示。

1.1 A/D 的選擇
　　A/D變換芯片與系統的抗干擾性能緊密相關。芯片的采樣速度決定了干擾抑制算法的誤差收斂速度和最小誤差的浮動范圍(有信噪比的損失)，以及以后的解擴、解調的可實施性。芯片的采樣位數決定了干擾抑制的程度和信噪比損失的大小(量化噪聲)。在抗干擾系統中，在最大的干信比為20dB~45dB、有用信號的量化精度為4位的情況下，可以算出并行A/D變換的采樣位數,具體計算如下：
　　
　　其中， [a]為大于a的最小整數。
　　一般情況下，接收信號的采樣速率為碼片傳輸速率4~8倍。在基于CDMA的衛星通信系統中，一般采用與IS-95相同的碼片傳輸速率(典型速率為1.2288Mchip/s)。選取采樣數率為數據速率的4倍，則A/D采樣的最小采樣速率為：
　　S=[1.2288×4]+1=6Mchip/s???????? (5)
　　根據以上理論分析并查閱相關的芯片資料可知，采用TI公司的THS1215可以完成該項工作。THS1215的具體參數如下：
　　電源電壓：3.3V
　　轉換位數：12位
　　轉換數率：15Mbps
　　適用溫度范圍：
　　0℃~70℃(THS1215CPW THS1215CDW)
　　-40℃~85℃(THS1215IPW THS12150IDW)
　　A/D與DSP之間以FIFO連接。由于FIFO芯片有輸入輸出兩個時鐘，只要輸入輸出不同時讀寫同一個緩存單元，就不會出現時鐘沖突。因此，這種設計方式可以忽略DSP與A/D的時鐘不一致的影響。更進一步，FIFO可以緩存比較多的數據，DSP可以采用突發讀寫的方式，通過中斷或DMA方式一次讀入多個數據，這樣可以提高數據傳輸的速率。
1.2 基于CCS的濾波算法程序
　　為了便于實現FIR濾波，筆者采用循環尋址的方式，在程序開始時就要設定尋址方式。尋址方式要在尋址方式寄存器中設置。有8個寄存器(A4～A7，B4～B7)可以執行線性或循環尋址。在循環尋址寄存器里，有2bit域用來設置尋址方式(線性或循環，其中線性是默認的尋址方式)。在循環尋址模式下，有一個BK域規定循環尋址區的大小。
　　設定循環尋址的區域后，FIFO中的數據半滿后即可以循環尋址的方式存入該區域，進行FIR濾波時DSP也以循環尋址的方式從這個區域取源數據。A/D采樣位數為十二位，因此，存取的數據按半字即可。
　　假設數據循環尋址緩沖區地址指針寄存器為A4，系數存儲區地址指針為B4，為了節省DSP資源，加快執行速度，可以用LDW命令一次讀兩個數據到一個32位的寄存器里。程序如下：
　　(1)FIR濾波
　　LOOP： LDW .D1 *A4++^[1], A6
　　LDW .D2 *B4++^[1], B6
　　SUB .S1 A1, 1, A1
　　[A1] B .S2 LOOP
　　MPY .M1X A6, B6, A14
　　MPYH .M2X A6, B6, B14
　　ADD .L1 A14, A15, A15
　　ADD .L2 B14, B15, B15
　　ADD .L1X A15, B15, A8
　　(2)系數更新
　　LOOP: LDW .D1 *A4++^[1], A6
　　SUB .S1 A2, 1, A2
　　[A2] B S2 LOOP
　　MPY .M1X A6, A12, A14
　　MPYH .M2X A6, B12, B14
　　STH .D2 A14 , *B4++
　　STH .D2 B14 , *B4++^[2]
2 抗干擾性能
　　筆者在TMS320C6701的EVM板上進行了實驗，采用Gold序列擴頻后的BPSK信號，信息速率為2.4kbps,擴頻碼長度為511。在擴頻信號中加單音正弦波干擾和chirp信號干擾，濾波器對這兩種干擾抑制后的信干比改善如圖5所示?？梢钥闯?，在不同的輸入信干比條件下，濾波后信干比都有較大改善?？垢蓴_前后信號的頻譜如圖6所示，可以看出，原來疊加在有用信號中的窄帶干擾已經被抑制掉。

?