摘 要： 分析了用于模數混合電路的邊界掃描" title="邊界掃描">邊界掃描測試技術的工作機制對測試主控系統的功能需求，提出了一種基于微機的符合IEEE1149.4標準的混合信號邊界掃描測試主控系統。所采用的廣義特征分析法利用庫函數映射的思想，將傳統的各種故障字典進行統一描述。實踐證明，該方法對模數混合電路的測試是行之有效的。
關鍵詞： 混合電路測試" title="混合電路測試">混合電路測試 邊界掃描 廣義特征分析 主控系統
在所使用的集成電路中，有許多是將模擬信號作為輸入，經傳感器轉變為數字信號進行處理或直接輸出，或者以數字信號輸入轉變為模擬信號輸出。這樣的數模混合系統的測試涉及模擬信號測試與數字信號測試兩個方面，頻率覆蓋了從幾Hz到上GHz的范圍，其測試設備非常昂貴，而且缺乏結構化的可測試性設計(Design for Testability,DFT)解決方案。數字電路一直是邊界掃描測試的重點，商品化的測試系統已有上百種。而模擬電路和數模混合電路的測試技術還存在一些問題，原因是對比單純的數字電路，模擬及數模電路測試存在以下難點：
(1)模擬電路一般是非線性的，來源于非線性噪聲和寬范圍變化的參數等。
(2)數字電路可以用簡單的布爾方程來描述,而模擬電路的參數特別多，其功能描述是以名義參數的簡化來說明,實際上每個參數都包含一定的范圍。
(3)模擬電路的故障模式眾多,特別復雜。
(4)現在的集成模擬電路越來越復雜以及內部元件的不可訪問性,都大大增加了測試的難度。
(5)混合電路測試不同于單純的模擬或數字電路測試，它的測試質量不僅取決于二者各自的精度，且與它們之間的相互影響有關。比如模擬部分與數字部分都必須有相互獨立的接地系統。
測試成本以及隨著器件尺寸縮小產生的測試能力的限制，都使得DFT技術受到越來越多的關注。而混合電路邊界掃描測試總線技術可以使混合電路的測試性得到提高。
1 混合電路故障診斷與廣義特征分析
1.1 模擬電路失效類型與功能測試
模擬電路的失效情況大致可以概括為以下5類：
(1)參數值偏離正常值。
(2)參數值嚴重偏離正常范圍，如開路、短路、擊穿等。
(3)一種失效引發其他的參數錯誤。
(4)某些環境條件的變化引發電路失效(如溫度、濕度等)。
(5)偶然錯誤，但通常都是嚴重失效，如連接錯誤等。
其中(1)、(3)和(4)通常只是引起電路功能偏離設計值，但仍可以工作，稱為軟故障；而(2)和(5)將引發電路功能的錯誤，是不可逆的失效，屬硬故障。
在數字電路測試中通常采用的s-a失效模型，基本上可以覆蓋數字電路的絕大部分失效情況，但在模擬電路測試時情況有所不同，硬故障占總數的83.5%， 因此至少有16.5%的失效情況不能由失效模型得到。邊界掃描技術屬于結構測試的范圍，它不是試圖驗證器件的功能性，而是采用適當的失效模型來檢測目標故障，結構測試必須建立電路的故障模型，但是由于模擬電路的輸入輸出的復雜性和軟故障的存在，它的故障模型很難建立。即使采用了失效模型，也還需要用SPICE等仿真軟件來模擬發生某種失效時的實際結果。所以模擬電路和模數混合電路的測試，目前主要的策略仍是采用功能測試來檢測設計的正確性。隨著VLSI技術的不斷發展，詳盡的無故障特性模擬混合功能測試已成為模擬電路測試的主流，用于檢測任何的特性偏移。
1.2 廣義特征分析故障隔離方法
模數混合電路故障診斷的思路是：在電路測試之前，用計算機模擬電路運行狀態或根據專家提供的經驗建立故障字典，電路測試后根據測量信號和某種規則比較故障字典中的特征值和實測的特征值來確定故障。廣義特征法是一種庫函數映射提取特征的方法，能較好地解決模數混合電路的故障隔離問題。
任何一種電路工作正常與否都體現在給定的輸入情況下是否能得到正常的輸出。而輸入、輸出都可以用一簇隨時間變化的函數表示，如圖1所示。輸入函數簇為fIi (t)(i=1,2……n)，輸出函數簇為fOj(t)(j=1,2……m)。若要進行故障診斷，需要進行的工作主要來有兩方面：一方面是給系統以必要的激勵，即確定輸入函數fIi (t)；另一方面是判斷輸出fOj(t)是否正常。對于電路輸入端的激勵，可以用波形存儲設備事先將信號采集下來，然后用軟件完成特征提取存儲在計算機中，進行測試時再將特征碼變換成波形數據，然后用任意波形發生器將數據轉換成激勵信號。對輸出信號也可以用波形存儲設備將信號存儲下來，壓縮成特征碼，將所提取的特征與正常特征相比較，從而判定電路正常與否并定位故障。
1.2.1 特征提取
廣義特征分析法中的特征提取按兩個步驟進行：
(1)根據不同信號類別選取特征，建立自然映射庫函數。特征的選取可根據實際電路和信號特點來定，一般模擬電路中的信號可選取最能代表電路功能的信號參數為特征，如幅度、寬度、周期、上升沿時間、下降沿時間、載頻等，記為X1，X2……Xn。在圖1中，設m個輸出信號中有k類信號，則庫函數應有k個，記為ri(i=1，2，……k)，庫函數可以是一數學表達式，也可以是一種特征提取方法的程序表達。
(2)以相同的信號參數作為等價類求各類信號的商集，
設所有輸出信號的函數為實函數，即fOj(t)∈R，則其商集為R/E。其庫函數ρi即為電路輸出信號從R到其商集的自然映射，所以提取特征的過程就是已知電路的輸出信號集(即原象)以及自然映射(庫函數),求其商集:
ri：fOj(t)|→R/E (i=1，2，……k； j=1，2，……m)
這里對于不同的信號類，自然映射ρi也不同。
1.2.2 故障判斷
為了方便故障判斷，作下列映射變換：
式中，X為n維矢量空間，n為電路所有種類信號參數個數之和。故障判斷應在n維矢量空間進行，以每一個矢量作為一個樣本點，設電路正常工作時的標準樣本為XN，m個輸出電路正常工作范圍為(XdI，XuI)，則：
XdI=(x1dI，x2dI……，xndI)
XuI=(x1uI，x2uI……，xnuI)
其中，xidI，xiuI(i=1，2，……n； I=1，2，……m)分別為第I個輸出信號在n維空間中第i維分量的正常范圍下限和上限，每一個檢測點的信號對應一個矢量，每個矢量的實際維數代表信號的參數個數。
圖1所示有m個輸出的電路，設有k種故障，顯然每類故障在矢量判別空間中有m個特性，若故障特征是按每個輸出信號的參數來選取，即：
式中，j=1，2，……m，……，m×n；i=1，2，……k。所以識別矩陣為(m×n+1)×k維。這意味著故障類可以劃分得更細，或在相同檢測點的情況下可將故障定位到更小的部位。
2 混合信號邊界掃描系統
IEEE半導體工業協會(SA)標準委員會在針對純數字電路的邊界掃描測試標準(即IEEE1149.1標準)早已提出并被廣泛接受和使用的基礎上，將IEEE1149.4標準設計成與IEEE1149.1標準完全兼容，并于1999年6月批準了可以應用于模擬電路測試的混合電路邊界掃描測試總線IEEE1149.4-1999標準。
IEEE1149.4標準的重點是為混合電路的測試特性和測試協議提供了標準化的手段：
(1)內部連接測試：測試在PCA(Printed Circuit Assembly)內部連接短路和開路問題。
(2)參數測試：主要是模擬特性、測試PCA中離散期間的參數。
(3)內部測試：測試混合電路的內部電路。
此標準描述了混合總線的體系結構和標準協議，但沒有給出具體的實現方法和技術。
2.1 混合信號電路的邊界掃描結構
對混合信號電路進行測試的方案是：混合電路中的數字部分，按IEEE1149.1標準的規定進行邊界掃描測試；而對混合電路中的模擬部分，IEEE1149.4標準專門規定了特殊的邊界掃描結構來實現模擬電路的邊界掃描測試，即實現模擬虛擬探針測試。它主要包括模擬測試訪問口ATAP(Analog Test Access Port)、模擬測試總線ATBx(Analog Test Bus，x=1,2)、模擬測試單元ABM(Analog Boundary Module)和測試總線接口電路TBIC(Test Bus Inference Circuit)等部分。混合信號電路的邊界掃描結構如圖2所示。
TAP控制器、控制管腳(測試數據輸入端口TDI、測試數據輸出端口TDO、測試時鐘TCK、測試方式選擇TMS)和數字邊界模塊(DBM)是IEEE1149.1標準特征。TAP控制器是一個時序電路，由TMS和TCK信號驅動。TAP控制器提供了邊界掃描測試所需的全部過程，包括：(1)提供信號將指令移入指令寄存器中。(2)提供信號將測試數據移入測試數據寄存器中，并把測試響應數據從這些寄存器移出。(3)提供信號完成測試操作，如捕獲、移位、更新測試數據等。
ABM是一種模擬電路邊界掃描單元，它具有由數字電路構成的移位寄存器、更新寄存器和控制邏輯。移位寄存器、更新寄存器用來進行數字信號的輸入輸出。控制邏輯的作用是控制模擬功能管腳上的概念開關，其開關結構如圖3所示。
各模擬功能管腳通過ABM的概念開關矩陣和測試總線接口電路，與模擬測試訪問口AT1、AT2相連。外界模擬測試激勵可通過1或2條模擬信號通路施加到某1或2個模擬管腳上，模擬功能引腳上的模擬測試響應也可通過另一條模擬測試通路輸出到外界，由模擬測試響應處理器處理。
邊界掃描測試受控系統的工作程序是：測試主控系統產生滿足IEEE1149.4協議的測試信號；將數字測試激勵數據以串行方式由受控系統的TDI輸入邊界掃描寄存器；將模擬測試激勵給AT1；通過TMS發送測試控制命令，經TAP控制器控制數字和模擬邊界掃描單元完成測試數據的加載和測試響應數據的采集。最后，數字測試響應數據以串行掃描方式由TDO送出，模擬測試響應數據由AT2送出，交由測試主控系統進行分析處理。
2.2 測試主控系統體系結構
整個測試主控系統主要由宿主機、PCI接口電路、存儲器組(包括測試程序存儲器和測試響應存儲器)、測試主控器、任意波形發生器和數據采集板組成，其結構圖如圖4所示。
PCI總線可以實現PC機與外部元件的高速數據傳輸。PLX公司開發的PCI9054是一種PCI接口控制芯片,符合PCI局部總線規范V2.2,其峰值傳輸速率為132Mbps(32位PCI數據線)。存儲器組用于存放測試代碼和測試響應數據,由PCI9054和主控器共享訪問,即對存儲器組的訪問包括PCI9054向存儲器組寫入測試代碼和從存儲器組讀取測試響應數據,以及主控器從存儲器組中讀取測試代碼和向存儲器組寫入測試響應數據。可在主控器的設計中增加1個HOLD輸入引腳,當HOLD為高電平時,使主控器的數據線和地址線變為高阻態。這樣,根據系統的運行流程,當PCI9054向存儲器組寫入測試代碼或從其讀入測試響應數據時，由于這些過程只發生在測試進行前或測試結束后,可以使主控器的HOLD引腳為高電平,主控器的數據線與地址線為高阻態，而不影響PCI9054對存儲器組的訪問。也就是說,PCI9054和主控器對存儲器組的訪問采用了分時的原則，同時由于主控器的運行是由PC機通過PCI9054來控制的，所以PCI9054對存儲器組的訪問相對優先。
主控器是本系統的核心部分,其主要功能包括：訪問存儲器,將測試代碼轉換為滿足IEEE1149.4標準的邊界掃描測試信號,進行數據比較等。所以主控器實際上是一個簡單的RISC微處理器。主控器的體系結構由四部分組成：命令解釋器、存儲器接口，任意波形發生器和數據采集板控制電路、提供邊界掃描測試接口信號的JTAG接口。其存儲器接口由16位數據線DB[15:0]和13位地址線AＢ[12:0]、寫信號WR、讀信號RD、復位信號RESET及時鐘信號CLOCK組成。
整個主控系統的工作流程是：宿主機軟件根據被測對象和測試圖形生成主控器可以執行的測試代碼并通過PCI總線傳送到系統的存儲器組中；接收到開始測試信號后，主控器開始執行存儲器中的代碼，生成TCK、TMS信號給被測對象；直接生成數字測試激勵數據給TDI，或由主控器送模擬激勵幅度、頻率等數據給任意波形發生器，由波形發生器生成相應的模擬測試激勵，經AT1腳給被測對象。主控器接收從TDO腳送入的數字測試響應數據；數據采集板將AT2腳采集到的模擬測試響應(包括幅度和相位信息)轉換成數字數據送給測試主控器。主控器將這些響應信號與預期信號進行比較，或將其存于存儲器中。若比較結果與預期響應不相符，即停止提供測試信號并向宿主機申請中斷。存于存儲器組中的數據可以通過PCI總線讀回宿主機進行診斷，以查找出故障的位置和原因。
3 分析
(1)利用廣義特征分析進行故障隔離，從原理上講是對電路進行功能測試，因此一般情況下是模擬實際電路工作環境。若作為機內自檢的故障隔離，僅是故障檢測后的故障隔離，不需注入信號，則庫函數的自然映射為單射這一條件可去掉，但作為電路單元(PCB)的測試，一般需加入激勵信號。廣義特征分析法利用庫函數映射的思想，將傳統的各種故障字典法進行統一描述，并推廣到各種模擬或數字電路的診斷中，因此測試設備應能滿足任意波形存儲和任意波形產生的要求。實踐證明，該方法對模數混合電路的測試是可行的。
(2)在電路設計中將混合電路分為可單獨測試的模擬模塊和數字模塊，在測試時分別對模擬和數字部分進行測試。需要注意的是，即使模擬測試與數字測試的結果完全合格，也并不表示電路沒有故障，因為二者間的連接部分出現一點錯誤，都會導致電路失效，所以無論整體功能與模塊化的測試結果間有怎樣確定的關系，在測試項目中，保留一些整體功能測試是必須的。
(3)IEEE1149.4標準的混合信號測試總線方案對模擬信號的測試精確度目前還不能達到理想水平。測試實踐表明，1kΩ的電阻其測量誤差可控制在1%以下，電抗為1kΩ的電感和電容，其測量誤差可控制在5%以下；其他分立元件參數值的測量誤差會更大。混合信號電路中，分立元器件的參數值隨使用時間的推移而發生變化，這也給故障診斷帶來很大的困難。另外，對于高頻或射頻混合信號電路，IEEE1149.4標準的運用受到限制。
參考文獻
1 IEEE standard for a mixed signal test bus, IEEE computer society, 1999
2 IEEE standard test access port and boundary-scan architec-ture. IEEE, 2001
3 高德遠，樊曉椏，張盛兵等.超大規模集成電路[M].北京：高等教育出版社，2003
4 羅勝欽.數字集成系統芯片(SOC)設計[M].北京： 北京希望電子出版社，2002
5 吳德馨，錢 鶴，葉甜春等.現代微電子技術[M].北京：化學工業出版社，2002
6 李偉華.VLSI設計基礎[M].北京：電子工業出版社，2002
7 杜舒明，彭 為.混合電路板的自動測試[J].現代雷達，2002;24(1):37～39
8 謝正光. 集成電路測試相關標準研究與探討[J].微電子學，2004;34(3):246～253
9 王新峰，邱 靜，劉冠軍.模擬和混合信號BIT技術[J].測控技術，2004;23(6):18～20