帶寬不變，成本大降，AI芯片的封裝游戲規則正在被改寫。

近日，國際半導體標準組織JEDEC正式批準了SPHBM4標準，編號JESD330-4。這項標準全稱為“標準封裝高帶寬內存4”，旨在在不犧牲性能的前提下，大幅降低AI芯片的內存成本。

帶寬不變，引腳數砍至1/4

AI大模型訓練對內存帶寬要求極高，傳統HBM4內存雖然性能強勁，但依賴昂貴的硅中介層和先進封裝技術，是AI芯片成本居高不下的重要原因。

SPHBM4的核心思路是做“減法”和“加法”。它將傳統HBM4的2048個數據信號引腳大幅削減至512個，僅為原來的四分之一。同時，將**每引腳的數據傳輸速率提升至原來的4倍**，達到約44 Gbps。

通過這種4:1的串行化技術，SPHBM4在引腳數銳減的情況下，維持了與標準HBM4相當的總帶寬。簡單來說，就是用更少的“車道”，但讓每輛“車”跑得更快，最終實現了相同的“通車量”。

繞過硅中介層，釋放先進封裝產能

這項標準最大的變革在于封裝方式。傳統HBM4必須通過硅中介層與GPU等計算芯片連接，而SPHBM4可以直接安裝在成本更低的標準有機基板上。

分析師指出，在高端AI加速器中，HBM占用的硅中介層面積可能接近一半。SPHBM4允許HBM繞過硅中介層，有望將先進封裝產能的利用率提升至1.5到2倍。這對緩解當前CoWoS等先進封裝產能緊張的局面至關重要。

此外，SPHBM4還將計算芯片與內存之間的連接距離拉長至20毫米，有助于優化封裝內部的散熱管理。

對中國存儲廠商來說，這是彎道超車的新機會嗎？

對于三星、SK海力士和美光這三大HBM供應商而言，SPHBM4既是機遇也是挑戰。

首先，競爭重心將轉移。SPHBM4復用標準HBM4的DRAM核心層，但需要重新設計底層的接口基礎裸片。這意味著競爭焦點將從“誰能堆疊更多層DRAM”部分轉向“誰能把底層邏輯芯片設計得更好”。

其次，產業鏈角色面臨洗牌。分析師認為，三星因同時具備存儲、先進邏輯制程和封裝能力，可能擁有垂直整合優勢；而SK海力士和美光則可能更依賴臺積電的先進制程來制造復雜的base die。臺積電即便面臨中介層面積縮小，也仍掌握著關鍵代工環節。

對中國存儲廠商而言，SPHBM4可能提供了一條繞過先進封裝瓶頸的差異化路徑。

當前，以長鑫存儲為代表的國內DRAM廠商正在加速HBM技術追趕——HBM3已推出樣件并交付國內AI芯片廠商測試，規劃2026年實現量產，HBM3E則瞄準2027年量產。然而，傳統HBM路線依賴的CoWoS級先進封裝產能和硅中介層技術，在國內供應鏈中仍是稀缺資源。

SPHBM4的核心價值在于：用標準有機基板替代昂貴的硅中介層，大幅降低封裝門檻。這正好契合國內廠商在先進封裝領域的現實條件。有報道指出，SPHBM4標準披露后，中國半導體廠商表現出極高的興趣，因為國內AI供應鏈缺乏CoWoS先進封裝，這種介于標準DRAM和頂級HBM之間的技術，恰好符合他們的需求。

當然，挑戰同樣不容忽視。SPHBM4雖然降低了封裝門檻，但對接口基礎裸片的設計能力提出了更高要求——這正是國內廠商需要補齊的短板。此外，長鑫存儲目前在全球DRAM市場以約8%的份額位居第四，與國際三巨頭在HBM核心工藝、良率控制和量產經驗上的差距仍然較大。SPHBM4能否成為國產HBM彎道超車的契機，取決于國內廠商在底層邏輯芯片設計和有機基板封裝整合上的研發進度。

不過，SPHBM4目前仍處于“標準發布、等待采用”的階段。哪家存儲廠率先推出產品，大型云廠商是否將其納入自研芯片設計，將是決定該標準能否真正改變行業格局的關鍵看點。